SEMICONDUCTOR DISK DEVICE

Patent number:

JP7302176

Publication date:

1995-11-14

Inventor:

SUKEGAWA HIROSHI

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

G06F3/08; G06F3/06; G11C11/406; G11C16/06

- european:

Application number:

JP19940095126 19940509


Priority number(s):

JP19940095126 19940509

Report a data error here

Abstract of JP7302176

PURPOSE:To improve the write access speed to a flush EEPROM. CONSTITUTION: A NAND bus interface 19 receives 16 ready/busy signals from flush EEPROMs 11-1-11-16 independently and manages the operating state of each flush EEPROM. Thus, a flush EEPROM being a write access object is ready without awaiting the end of operation of all the flush EEPROMs 11-1-11-16 and the write access to the flush EEPROM being the write access object is started. Furthermore, since each flush EEPROM is of a command control type in which the write operation is automatically executed, it is possible to make write access to other flush EEPROM while a flush EEPROM is in data write state and then the plural flush EEPROMs are operated in parallel.



Data supplied from the esp@cenet database - Worldwide

BEST AVAILABLE COPY

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-302176

(43)公開日 平成7年(1995)11月14日

(51) Int.Cl.6		識別記号	庁内整理番号	FΙ			技術表示箇所
G06F	3/08	I-	I				
	3/06	302 E					
G11C	11/406						
				G11C	11/ 34	363	K
					17/ 00	510	Z

審査請求 未請求 請求項の数5 OL (全31頁) 最終頁に続く

(21)出願番号 特顯平6-95126

(22)出頭日 平成6年(1994)5月9日 (71)出願人 000003078 株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72) 発明者 助川 博

東京都青梅市末広町2丁目9番地 株式会

社東芝青梅工場内


(74)代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 半導体ディスク装置

(57)【要約】

【目的】フラッシュEEPROMに対するライトアクセ ス速度の向上を図る。

【構成】NANDパスインタフェース19は、フラッシ ュEEPROM11-1~11-16それぞれからの1 6本のレディー/ビジー信号を独立して受信し、フラッ シュEEPROM毎に動作状態を管理する。このため、 全てのフラッシュEEPROM11-1~11-16の 動作完了を待つことなく、ライトアクセス対象のフラッ シュEEPROMがレディー状態になりさえすれば、そ のライトアクセス対象のフラッシュEEPROMに対す るライトアクセスを開始する事ができる。また、各フラ ッシュEEPROMはライト動作を自動実行可能なコマ ンド制御タイプのものであるので、あるフラッシュEE PROMのデータ書き込み動作期間中に別のフラッシュ EEPROMに対するライトアクセスを行うことが可能 になり、複数のフラッシュEEPROMを並行して動作 させる事ができる。



【特許請求の節用】

【請求項1】 外部からのライトコマンドに応じてデータ書込み動作を自動実行し、そのデータ書込み動作期間中にはビジーステートのレディー/ビジー信号を発生する複数のフラッシュEEPROMを内蔵し、ホスト装置からのディスクアクセス要求に応じてそれら複数のフラッシュEEPROMをアクセスする半導体ディスク装置において、

前記ホスト装置から転送されるライトデータを格納する データバッファと、

前記複数のフラッシュEEPROMから出力される複数のレディー/ビジー信号をそれぞれ受信する複数の入力ボートを有し、それらレディー/ビジー信号に応じて前記複数のフラッシュEEPROMそれぞれのレディー/ビジー状態を示す複数のステータスデータを保持するレディー/ビジー管理手段と、

前記ホスト装置からのライトアクセス要求に応じて、前記複数のフラッシュEEPROMをライトアクセスする ライトアクセス手段とを具備し、

このライトアクセス手段は、

前記ディスクアクセス要求によって指定されたライトアクセス対象のフラッシュEEPROMに対応するステータスデータを参照して、前記ライトアクセス対象フラッシュEEPROMがレディー状態か否かを決定する手段と

前記ライトアクセス対象フラッシュEEPROMがレディー状態であることが決定された際、前記ライトアクセス対象フラッシュEEPROMにライトコマンドを発行してデータ書込み動作を実行させる手段とを具備することを特徴とする半導体ディスク装置。

【請求項2】 前記各フラッシュEEPROMは、複数のページからそれぞれ構成される複数の消去プロックを有するメモリセルアレイと、外部から転送される1ページ分のデータを保持するデータレジスタとを有し、外部からのライトコマンドに応答して、データレジスタに転送されたデータをメモリセルアレイに書き込むページライト動作を自動実行するように構成されていることを特徴とする請求項1記載の半導体ディスク装置。

【請求項3】 前記ライトアクセス手段は、前記ライトアクセス対象フラッシュEEPROMがレディー状態で 40 あることが決定された際、前記データバッファのライトデータから1ページ分のデータを読み出して前記ライトアクセス対象フラッシュEEPROMのデータレジスタに転送する手段を含むことを特徴とする請求項2記載の半導体ディスク装置。

【請求項4】 シリンダ番号、ヘッド番号およびセクタ 番号によって指定される前記ホスト装置からの論理アド レスを、前記複数のフラッシュEEPROMの1つを選 択するためのチップ番号アドレスおよび選択されたチッ プ内のプロックおよびページを指定するためのメモリア ドレスを含む物理アドレスに変換するアドレス変換手段 をさらに具備し、

このアドレス変換手段により、前記複数のフラッシュEEPROMには連続した論理アドレス値がそれらチップを横断するように割り当てられることを特徴とする請求項1記載の半導体ディスク装置。

【請求項5】 複数のページからそれぞれ構成される複数の消去プロックを有するメモリセルアレイと、外部から転送される1ページ分のデータを保持するデータレジ スタとをそれぞれ有し、外部からのライトコマンドに応じて、データレジスタに転送されたデータをメモリセルアレイに書き込むページライト動作を自動実行し、そのページライト動作期間中にはビジーステートのレディー/ピジー信号を発生する複数のフラッシュEEPROMを内蔵し、ホスト装置からのディスクアクセス要求に応じてそれら複数のフラッシュEEPROMをアクセスする半導体ディスク装置において、

前記ホスト装置から転送されるライトデータを格納する データバッファと、

20 前記複数のフラッシュEEPROMから出力される複数 のレディー/ビジー信号をそれぞれ受信する複数の入力 ボートを有し、それらレディー/ビジー信号に応じて前 記複数のフラッシュEEPROMそれぞれのレディー/ビジー状態を示す複数のステータスデータを保持するレディー/ビジー管理手段と、

前記ホスト装置からのライトアクセス要求に応じて、前記複数のフラッシュEEPROMをライトアクセスするライトアクセス手段とを具備し、

このライトアクセス手段は、

30 前記ライト要求によって指定されたライトアクセス対象の複数のフラッシュEEPRMそれぞれに対応する複数プロック分のプロックライトデータを生成する手段と、前記ライトアクセス対象の複数のフラッシュEEPRMに対して順番にプロックライトデータの1ページ分のデータ転送およびライトコマンドの発行を実行し、それらライトアクセス対象の複数のフラッシュEEPRMそれぞれにページライト動作を実行させる手段と、

前記複数のライトアクセス対象フラッシュEEPROM にそれぞれ対応するステータスデータを参照して、ライ トアクセス対象フラッシュEEPROM毎にページライ ト動作の終了の有無を検出する手段と、

この検出手段の検出結果に基づいて、次ページのページ ライト動作を実行させるためのデータ転送およびライト コマンドの発行を、ページライト動作が終了したフラッ シュEEPROMから順次実行する手段とを具備することを特徴とする半導体ディスク装置。

【発明の詳細な説明】

[0001]

択するためのチップ番号アドレスおよび選択されたチッ 【産業上の利用分野】この発明は半導体ディスク装置に プ内のプロックおよびページを指定するためのメモリア 50 関し、特にページライト動作を自動実行する機能を持つ

複数のフラッシュEEPROMを内蔵し、ホスト装置からのディスクアクセス要求に応じてそれらフラッシュEEPROMをアクセスする半導体ディスク装置に関する。

[0002]

【従来の技術】従来のワークステーションやパーソナルコンピュータ等の情報処理装置の多くは、2次記憶装置として磁気ディスク装置を用いていた。磁気ディスク装置は、記録の信頼性が高い、ピット単価が安いなどの利点がある反面、装置のサイズが大きい、物理的な衝撃に 10 弱いなどの欠点を持つ。

【0003】そこで、近年、装置のサイズが小さく物理的な衝撃にも強い半導体ディスク装置に注目が集まっている。半導体ディスク装置とは、電気的に一括消去が可能な不揮発性の半導体メモリであるフラッシュEEPROMを、従来の磁気ディスク装置などと同様にパーソナルコンピュータなどの2次記憶装置として用いるものである。この半導体ディスク装置には、磁気ディスク装置の磁気ヘッドや回転ディスクのような機械的な可動部分を含まないため、物理的な衝撃による誤動作や故障が発20生しにくい。また、装置としてのサイズも小さくなる等の利点がある。

【0004】ところで、最近では、全ての動作モードが 外部からのコマンドによって指定可能ないわゆるコマン ド制御タイプのフラッシュEEPROMが種々開発され ている。

【0005】この種のフラッシュEEPROMは、1ページ分のデータを保持するデータレジスタを備えており、データレジスタからメモリセルアレイへのデータ書込み動作や、メモリセルアレイからデータレジスタへの30データ読み出し動作を外部からの制御なしで自動実行する事ができる。外部システムは、フラッシュEEPROMのデータ書込み/読み出し動作が終了したかどうかを、フラッシュEEPROMからのレディー/ビジー信号によって判断する事ができる。

【0006】このようなコマンド制御タイプの複数のフラッシュEEPROMを半導体ディスク装置に内蔵して使用した場合には、その半導体ディスク装置内のコントローラは、コマンドを発行してフラッシュEEPROMの動作モードを一旦指定しさえすればその後はそのフラ 40ッシュEEPROMの制御から解放される。このため、例えば、あるフラッシュEEPROMの書込み動作中に、待機中の別のフラッシュEEPROMに対するライトアクセスを行う事が可能である。

【0007】しかしながら、従来の半導体ディスク装置では、複数のフラッシュEEPROMそれぞれからのレディー/ビジー信号のAND出力を1本の信号線としてコントローラに入力する構成が採用されており、フラッシュEEPROM毎に独立してその動作状態(レディー/ビジー)を検出する事ができなかった。

【00008】このため、フラッシュEEPROMのコマンド制御機能を有効利用する事ができず、あるフラッシュEEPROMの書込み動作中に、待機中の別のフラッシュEEPROMに対するライトアクセスを行うといった並列処理は行われていなかった。

[0009]

【発明が解決しようとする課題】従来の半導体ディスク装置では、コマンド制御タイプのフラッシュEEPROMに対応した構成が採用されておらず、たとえコマンド制御タイプのフラッシュEEPROMを利用したとしても、フラッシュEEPROM時に独立してその動作状態(レディー/ビジー)を検出する事はできない。このため、複数のフラッシュEEPROMに書込み動作を同時実行させる事ができず、動作性能の向上を実現する事はできなかった。

【0010】この発明はこのような点に鑑みてなされたもので、フラッシュEEPROM毎に独立してその動作状態(レディー/ビジー)を検出できるようにして、複数のフラッシュEEPROMに書込み動作を同時実行させることが可能な半導体ディスク装置を提供することを目的とする。

[0011]

【課題を解決するための手段および作用】この発明は、 外部からのライトコマンドに応じてデータ書込み動作を 自動実行し、そのデータ書込み動作期間中にはビジース テートのレディー/ビジー信号を発生する複数のフラッ シュEEPROMを内蔵し、ホスト装置からのディスク アクセス要求に応じてそれら複数のフラッシュEEPR OMをアクセスする半導体ディスク装置において、前記 ホスト装置から転送されるライトデータを格納するデー タパッファと、前記複数のフラッシュEEPROMから 出力される複数のレディー/ビジー信号をそれぞれ受信 する複数の入力ポートを有し、それらレディー/ビジー 信号に応じて前記複数のフラッシュEEPROMそれぞ れのレディー/ビジー状態を示す複数のステータスデー 夕を保持するレディー/ビジー管理手段と、前記ホスト 装置からのライトアクセス要求に応じて、前記複数のフ ラッシュEEPROMをライトアクセスするライトアク セス手段とを具備し、このライトアクセス手段は、前記 ディスクアクセス要求によって指定されたライトアクセ ス対象のフラッシュEEPROMに対応するステータス データを参照して、前記ライトアクセス対象フラッシュ EEPROMがレディー状態か否かを決定する手段と、 前記ライトアクセス対象フラッシュEEPROMがレデ ィー状態であることが決定された際、前記ライトアクセ ス対象フラッシュEEPROMにライトコマンドを発行 してデータ書込み動作を実行させる手段とを具備するこ とを特徴とする。

【0012】この半導体ディスク装置においては、複数 50 のレディー/ビジー信号が独立して受信される事によ

り、フラッシュEEPROM毎に動作状態を管理するこ とができる。このため、全てのフラッシュEEPROM の動作完了を待つことなく、ライトアクセス対象のフラ ッシュEEPROMがレディー状態になりさえすれば、 ライトアクセスを開始する事ができる。また、この半導 体ディスク装置で使用されているフラッシュEEPRO Mは、ライト動作を自動実行可能なコマンド制御タイプ のものである。このため、ライトアクセス手段は、ある フラッシュEEPROMにライトコマンドを発行しさえ すれば、その後はそのライト制御動作から解放される。 したがって、あるフラッシュEEPROMのデータ書き 込み動作期間中に別のフラッシュEEPROMに対する ライトアクセスを行うことが可能になり、複数のフラッ シュEEPROMを並行して動作させる事ができる。よ って、データ書込み速度の向上を図る事ができる。

【0013】また、複数のフラッシュEEPROMに対 しては連続するセクタ番号をそれらチップに横断して割 り当てることが好ましい。これにより、ホスト装置から 連続セクタに跨がるライトデータの書込みが要求された 場合に、そのライトデータの書込みを複数のフラッシュ 20 EEPROMに分散させて実行させることが可能とな り、書込み動作をより効率的に行う事が可能になる。

【0014】また、この発明は、複数のページからそれ ぞれ構成される複数の消去プロックを有するメモリセル アレイと、外部から転送される1ページ分のデータを保 持するデータレジスタとをそれぞれ有し、外部からのラ イトコマンドに応じて、データレジスタに転送されたデ ータをメモリセルアレイに書き込むページライト動作を 自動実行し、そのページライト動作期間中にはビジース テートのレディー/ビジー信号を発生する複数のフラッ 30 シュEEPROMを内蔵し、ホスト装置からのディスク アクセス要求に応じてそれら複数のフラッシュEEPR OMをアクセスする半導体ディスク装置において、前記 ホスト装置から転送されるライトデータを格納するデー タバッファと、前記複数のフラッシュEEPROMから 出力される複数のレディー/ビジー信号をそれぞれ受信 する複数の入力ポートを有し、それらレディー/ビジー 信号に応じて前記複数のフラッシュEEPROMそれぞ れのレディー/ビジー状態を示す複数のステータスデー タを保持するレディー/ビジー管理手段と、前記ホスト 40 装置からのライトアクセス要求に応じて、前記複数のフ ラッシュEEPROMをライトアクセスするライトアク セス手段とを具備し、このライトアクセス手段は、前記 ライト要求によって指定されたライトアクセス対象の複 数のフラッシュEEPRMにそれぞれ対応する複数プロ ック分のプロックライトデータを生成する手段と、前記 ライトアクセス対象の複数のフラッシュEEPRMに対 して順番に対応するプロックライトデータの1ページ分 のデータ転送およびライトコマンドの発行を実行し、そ れらライトアクセス対象の複数のフラッシュEEPRM 50 信号線は、それぞれフラッシュEEPROM11-1~

それぞれにページライト動作を実行させる手段と、前記 複数のライトアクセス対象フラッシュEEPROMにそ れぞれ対応するステータスデータを参照して、ライトア クセス対象フラッシュEEPROM毎にページライト動 作の終了の有無を検出する手段と、この検出手段の検出 結果に基づいて、次ページのページライト動作を実行さ せるためのデータ転送およびライトコマンドの発行を、 ページライト動作が終了したフラッシュEEPROMか ら順次実行する手段とを具備することを特徴とする。

【0015】この半導体ディスク装置においては、ライ トアクセス対象の複数のフラッシュEEPROMにそれ ぞれ対応する複数のライトデータプロックが生成され、 ページライト動作が終了したチップから順に次のページ ライト動作が実行される。このため、半導体ディスク装 置に含まれるフラッシュEEPROMの性能そのものの 差やページライトベリファイによって再試行されるペー ジライト動作の回数の差などによって、チップ間でペー ジライトに要する時間に違いが生じる場合においても、 内蔵チップの書込み性能を最大限引き出す事ができる。

[0016]

【実施例】以下、図面を参照してこの発明の実施例を説

【0017】図1には、この発明の一実施例に係わる半 導体ディスク装置の構成が示されている。この半導体デ ィスク装置10は、ハードディスク装置の代替としてパ ーソナルコンピュータなどのホストシステムに接続され て使用されるものであり、ホストシステム(ファイルシ ステム、磁気ディスク装置用のドライバ) からのディス クアクセス要求をフラッシュEEPROMに対するアク セス要求にエミュレートして、半導体ディスク装置10 内蔵のフラッシュEEPROMをアクセスする。この半 導体ディスク装置10には、最大16個のフラッシュE EPROMチップを搭載することが可能である。これら フラッシュEEPROMは、それぞれICソケットを介 して半導体ディスク装置10の回路基盤に着脱自在に実 装される。図1においては、16個のNAND型フラッ シュEEPROM11-1~11-16が搭載されてい る状態が示されている。半導体ディスク装置10には、 さらに、コントローラ12、およびRAM13が設けら れている。

【0018】フラッシュEEPROM11-1~11-16は、この半導体ディスク装置10の記録媒体として 使用されるものであり、ハードディスク装置の磁気記録 媒体に相当する。これらフラッシュEEPROM11-1~11-16はNANDメモリパス14を介してコン トローラ12に接続されている。NANDメモリバス1 4には、8ビット幅のデータバス、および各フラッシュ EEPROMの制御信号端子に接続される各種制御信号 線が定義されている。I/Oデータバスおよび各種制御

11-16のデータ入出力端子I/O、および制御信号入力端子CONT(コマンドラッチイネーブル端子CLE、アドレスラッチイネーブル端子ALE、ライトイネーブル端子WE、リードイネーブル端子REなどを含む)に共通接続されている。

【0019】さらに、フラッシュEEPROM11-1~11-6とコントローラ12の間には、チップセレクト信号(CS1~CS8)線、およびReady/Busy信号線(R/B1~R/B16)がそれぞれチップ毎に独立して配設されている。

【0020】これらフラッシュEEPROM11-1~11-6はそれぞれ16MビットのNAND型EEPROMであり、図2に示されているように、メモリセルアレイ111とデータレジスタ112を備えている。メモリセルアレイ111は、8K行×264列×8ビットのビット構成を有し、512個のブロックを有している。データ消去はこのブロック単位で実行することができる。各ブロックは16ページ(行)から構成されており、各ページは、256パイトのデータ記憶領域と8パイトの冗長領域を備えている。データの書込みと読み出しは、256+8パイトのデータレジスタ112を介してページ単位で実行される。この半導体ディスク装置においては、各ページの冗長領域はECCや書換回数データの格納に利用される。

【0021】フラッシュEEPROM11-1~11-6はそれぞれライトモード、リードモード、消去モードなどの動作モードを有しており、これら動作モードはコントローラ12からのコマンドによって指定される。

【0022】リードモードにおいては、メモリセルアレイ111からデータレジスタ112へのページ単位のデ 30 一夕転送 (ページリード) がフラッシュEEPROM内部で自動実行される。このデータ転送期間中はRead y/Busy信号線はBusy状態に設定され、これによってページリード動作中であることがコントローラ12に通知される。データレジスタ112に転送された1ページ分のデータは、入出力端子I/O0~I/O7から8ビット単位でシリアルに読み出される。1ページ分のデータのシリアルリードが終了すると、次のページのページリードが自動的に実行される。

【0023】ライトモードにおいては、データレジスタ 40 112からメモリセルアレイ111へのページ単位のデータ転送(ページライト)がフラッシュEEPROM内部で自動実行される。このデータ転送期間中はReady/Busy信号線はBusy状態に設定され、これによってページライト動作中であることがコントローラ12に通知される。

【0024】消去モードにおいては、コントローラから のコマンドによって指定された任意のプロックの記憶内 容が一括消去される。

【0025】半導体ディスク装置10においては、これ 50 PCMCIA仕様に準拠したインタフェースであり、パ

らフラッシュEEPROM11-1~11-6の制御のための処理の殆どはファームウェアによって制御される。ハードウェアによって実行されるのは、フラッシュEEPROMへのデータ書込みの際のECC生成と、フラッシュEEPROMからのデータ読み出しの際のECCチェックである。

【0026】次に、半導体ディスク装置10のディスクコントローラ12の構成を説明する。

【0027】ディスクコントローラ12は1個のLSI 10 によって実現されており、そのLSIチップには、図1 に示されているように、マイクロプロセッサ(MPU) 14、プロセッサバスインタフェース15、ROM1 6、外部バスインタフェース17、バッファメモリコン トローラ18、およびNANDバスインタフェース19 が集積形成されている。

【0028】マイクロプロセッサ14は、ROM16に格納されたファームウェアを実行してこの半導体ディスク装置10全体の動作を制御するものであり、パーソナルコンピュータのCPU1から送られるディスクアクセスのためのホストアドレスを、フラッシュEEPROM11-1~11-16をアクセスするためのメモリアドレスに変換するアドレス変換処理、フラッシュEEPROM11-1~11-6それぞれのデータ書換回数の管理、およびデータ書換回数を平準化するためのスワッピング処理の制御などを行う。

【0029】ROM16には、マイクロプロセッサ14によって実行されるファームウェア、およびパーソナルコンピュータのCPU1によって実行されるオペレーティングシステムやアプリケーションプログラムなどの各種プログラムが格納されている。オペレーティングシステムやアプリケーションプログラムはROM16内でファイルとして管理されており、それらプログラムはCPU1から半導体ディスク装置10に対して発行される説み出し要求に応じてROM16から読み出され、そしてパーソナルコンピュータのメインメモリ3にロードされる。

【0030】ROM16およびフラッシュEEPROM 11-1~11-16には、連続するディスクアドレスがマッピングされており、ROM16もディスク装置10の記憶媒体の一部として利用される。このため、ROM16に格納されているオペレーティングシステムやアプリケーションプログラムの読み出しは、CPU1からの読み出し要求が、ある特定の番地を指定している時にのみ実行され、その他の番地を指定している時はフラッシュEEPROM11-1~11-16に対するリードアクセスが行われる。

【0031】外部パスインタフェース17は、IDEや PCMCIA供給に強物したインタフェースであり、パ

F

ーソナルコンピュータのシステムバス2に接続される。 外部パスインタフェース17には、CPU1との通信の ための1/Oレジスタ群が設けられている。レジスタ群 には、セクタナンバレジスタ171、セクタカウントレ ジスタ172、データレジスタ173、シリンダレジス タ174、ドライブ/ヘッドレジスタ175、コマンド レジスタ176、ステータスレジスタ177などが含ま れている。これらレジスタは、マイクロプロセッサ14 およびパーソナルコンピュータのCPU1によってそれ ぞれリード/ライト可能である。

【0032】セクタナンパレジスタ171には、アクセ ス先頭位置を指定するセクタ番号がCPU1によってラ イトされる。セクタカウントレジスタ172には、リー ド/ライト対象のセクタ数がCPU1によってライトさ れる。データレジスタ173には、CPU1から供給さ れるライトデータまたは半導体ディスク装置10から読 み出されるリードデータが設定される。シリンダレジス タ174には、リード/ライト対象のシリンダ番号がC PU1によってライトされる。ドライブ/ヘッドレジス タ175には、リード/ライト対象のドライブ番号、お 20 よびヘッド番号がCPU1によってライトされる。 コマ ンドレジスタ176には、半導体ディスク装置10の動 作を指定するリードコマンドやライトコマンド等がCP U1によってライトされる。ステータスレジスタ177 には、CPU1に通知すべき半導体ディスク装置10の 各種ステータスがセットされる。

【0033】パッファメモリコントローラ18は、RAM13をアクセス制御するためのものであり、システムパス2とRAM13間のデータ転送などを行う。データ転送には、システムバス2とRAM13間のデータ転送 30の他、RAM13とフラッシュEEPROM11-1~11-16間のデータ転送がある。後者のデータ転送は、マイクロプロセッサ14によるムープストリング命令の実行によって行われる。

【0034】NANDパスインタフェース19は、マイクロプロセッサ14の制御の下にフラッシュEEPROM11-16をアクセス制御するハードウェアロジックであり、フラッシュEEPROM11-1~11-16との間のデータ転送、およびフラッシュEEPROMとの間の各種制御信号の授受を行う。

【0035】このNANDバスインタフェース19には、図示のように、NANDメモリバス14に接続される入出力端子の他、16個のフラッシュEEPROM11-1~11-16それぞれからのReady/Busy信号線(R/B1~R/B16)をそれぞれチップ毎に独立して入力するための16個の入力端子と、16個のフラッシュEEPROM11-1~11-16それぞれにチップセレクト信号(CS1~CS8)を独立して出力るための16個の出力端子が設けられている。

【0036】また、NANDバスインタフェース19に 50 ッチイネーブル端子ALEを制御するためのレジスタで

は、マイクロプロセッサ14によってリード/ライト可能なI/Oレジスタ群20と、ECC演算回路21が設けられている。ECC演算回路21は、ECC生成のための演算およびECCチェックのための演算を行う。

10

【0037】I/Oレジスタ群20には、図3に示されているように、NANDチップナンバレジスタ201、NANDデータリード/ライトレジスタ202、NANDチップイネーブル制御レジスタ203、NANDコマンドラッチイネーブル制御レジスタ204、NANDアルスラッチイネーブル制御レジスタ205、ECCスタート制御レジスタ206、ECCレディー/ビジーステータスレジスタ207、LWCレジスタ208、6個のECCデータジスタ209~214、および16個のNANDチップレディー/ビジーステータスレジスタ215~1~215~16などが含まれている。

【0038】NANDチップナンバレジスタ201は、 どのNAND型フラッシュEEPROMに対して処理を 実行するかを選択するためのレジスタであり、アクセス 対象のNAND型フラッシュEEPROMのチップ番号 を示す値がプロセッサ14によってセットされる。

【0039】NANDデータリード/ライトレジスタ202は、データパスを介してフラッシュEEPROMに対するデータのリード/ライトを行うためのレジスタであり、フラッシュEEPROMに対するコマンドの発行、アドレスの発行、ステータスデータのリードなどに使用される。

【0040】 NANDチップイネーブル制御レジスタ203は、フラッシュEEPROMのチップイネーブル端子CEを制御するためのレジスタであり、チップセレクト信号の発生/非発生を示すフラグがプロセッサ14によってセットされる。ビット0にフラグ"1"がセットされると、NANDバスインタフェース19は、NANDチップナンパレジスタ201によって選択されたフラッシュEEPROMのチップイネーブル端子CEをアクティブにするためのチップセレクト信号(CS)を発生する。

【0041】NANDコマンドラッチイネーブル制御レジスタ201は、フラッシュEEPROMのコマンドラッチイネーブル端子CLEを制御するためのレジスタで めり、コマンドラッチイネルーブル端子CLEをアクティブにするか否かを指定するフラグがブロセッサ14によってセットされる。ビット0にフラグ "1" がセットされると、フラッシュEEPROMのコマンドラッチイネーブル端子CLEがNANDバスインタフェース19によってアクティブに設定される。これにより、データバスにコマンドが発行されたことが、フラッシュEEPROMに対して通知される。

【0042】NANDアドレスラッチイネーブル制御レジスタ205は、フラッシュEEPROMのアドレスラッチイネーブル端子ALEを制御するためのレジスタで

あり、アドレスラッチイネルーブル端子ALEをアクイ プにするか否かを指定するフラグがプロセッサ14によ ってセットされる。ビット0にフラグ"1"がセットさ れると、フラッシュEEPROMのアドレスラッチイネ ープル端子ALEがNANDバスインタフェース19に よってアクティブに設定される。これにより、データバ スにアドレスが発行されたことが、フラッシュEEPR OMに対して通知される。

【0043】ECCスタート制御レジスタ206は、E CC演算の実行開始を制御するためのレジスタであり、 RAM13とフラッシュEEPROM11-1~11-16との間のデータ転送を開始する前に、ECC演算の 実行開始を指定するフラグがプロセッサ14によってセ ットされる。フラッシュEEPROMからRAM13へ のデータ転送を行う時は、ビット0に"1"がセットさ れる。この場合、ECC演算回路21は、フラッシュE EPROMから読み出されるデータについてECCチェ ックを行う。RAM13からフラッシュEEPROMへ のデータ転送を行う時は、ビット0に"0"がセットさ ら転送されるデータについてECCの生成を行う。

【0044】 ECCレディー/ビジーステータスレジス タ207は、ECC演算回路21によるECC演算(E CC生成またはECCチェック) が実行中か否かを示す ステータスレジスタである。NANDバスインタフェー ス19は、ECC演算実行中であればピット0に"1" のフラグをセットし、ECC演算の実行が終了すると、 ビット0に "0" のフラグをセットする。プロセッサ1 4は、RAM13とフラッシュEEPROM11-1~ 11-16との間における256パイトのデータ転送終 30 了後にレジスタ207のフラグを参照してECC演算処 理の終了の有無を調べ、そして終了を確認すると、次の 256パイトのデータ転送処理を開始する。

【0045】LWCレジスタ208には、フラッシュE EPROMの8パイトの冗長領域の先頭の2パイトに格 納すべきデータ、例えば、書換回数データの下位ビット であるLWC (Low Wite Count) データ がセットされる。この場合、RAM13からフラッシュ EEPROMへのデータ転送においては、そのデータ転 送に先立って、転送先となるフラッシュEEPROMの 40 ライト対象プロックに対応したLWCデータがファーム ウェアによってセットされる。フラッシュEEPROM からRAM13へのデータ転送においては、フラッシュ EEPROMから読み出されるデータ列からLWCデー タがNANDバスインタフェース19によって取り出さ れ、それがセットされる。

【0046】ECCデータレジスタ209~214は、 6 バイトのECCデータを保持するためのレジスタ群で ある。RAM13からフラッシュEEPROMへのデー 12

バイトのECCデータがECC演算回路21によって生 成され、その生成されたECCデータがECCデータレ ジスタ209~214にセットされる。フラッシュEE PROMからRAM13へのデータ転送時は、ECC演 算回路21によって実行されるECCチェック演算の結 果がレジスタ209~214にセットされる。このEC Cチェック演算は、エラー検出を行うために実行され る。このECCチェック演算においては、256パイト のリードデータに対応する6パイトのECCデータが再 度生成され、その6バイトのECCデータとフラッシュ EEPROMから実際に読み出された6パイトのECC データとの比較がバイト単位で行われる。一致すれば "0"、不一致であれば"1"が対応するレジスタのビ ット0にセットされる。したがって、エラーが発生して なければ、ECCデータレジスタ209~214のビッ ト0にセットされる値は全て"0"となる。

【0047】NANDチップレディー/ビジーステータ スレジスタ215-1~215-16は、16個のフラ ッシュEEPROM11-1~11-16それぞれのレ れる。この場合、ECC演算回路21は、RAM13か 20 ディー/ビジーステータスを保持するレジスタ群であ り、各レジスタのビットOには対応するフラッシュEE PROMがレディー状態であるかビジー状態であるかを 示すフラグがNANDパスインタフェース19によって セットされる。レディー状態ならばフラグ"1"が、ビ ジー状態であれはフラグ"0"がセットされる。

> 【0048】レディー状態であるかビジー状態であるか は、フラッシュEEPROM11-1~11-16から それぞれ独立して入力されるレディー/ビジー信号(R **/B1~R/B16**) の論理レベルによってチップ毎に 判定される。

【0049】図1のRAM13はダイナミックRAMか ら構成されており、その記憶領域の一部はパーソナルコ ンピュータのCPU1から転送されるライトデータ、お よびフラッシュEEPROM11-1~11-16から 読み出されるリードデータを保持するデータバッファ1 31として使用される。また、RAM13は、マイクロ プロセッサ14の作業領域として使用され、ここには、 ホストアドレスをメモリアドレスに変換するためのアド レス変換テーブル132、フラッシュEEPROMに書 き込むべき1プロック分のプロックデータの格納位置を 管理するヘッダテーブル133、フラッシュEEPRO M11-1~11-16の書換回数をプロック単位で管 理するための曹換回数管理テーブル134などが格納さ

【0050】次に、図4を参照して、マイクロプロセッ サ14によって管理される半導体ディスク装置10内の メモリマップについて説明する。

【0051】マイクロプロセッサ14が管理するメモリ アドレス空間には、図示のように、RAM領域、NAN 夕転送時は、256パイトのライトデータに対応する6 50 Dメモリデータ領域、アプリケーションROM(APL

-ROM) 領域、およびファームウェアROM (FW-ROM) 領域がマッピングされている。

【0052】RAM領域はRAM13をアクセスするた めのメモリアドレス空間であり、ここにはデータバッフ ァ131などが割り当てられている。

【0053】NANDメモリデータ領域は、フラッシュ EEPROM11-1~11-16をアクセスするため の256パイトのアドレス空間である。フラッシュEE PROM11-1~11-16に対するデータのリード のムープストリング命令によって256パイトのデータ 転送が行われる。このため、この256パイトのデータ 転送のために、256バイトのアドレス空間がNAND メモリデータ領域として確保されている。このNAND メモリデータ領域を使用する事により、データバッファ 131とフラッシュEEPROM11-1~11-16 との間のデータ転送は全てファームウェアの処理として 行う事ができる。

【0054】次に、図5を参照して、フラッシュEEP 形態について説明する。

【0055】フラッシュEEPROM11-1~11-16のプロックはユーザデータの格納だけでなく、これ らフラッシュEEPROMを制御するための各種管理情 報の格納にも利用されている。フラッシュEEPROM 11-1~11-16に対するユーザデータと管理情報 の割り当ては以下の通りである。

【0056】すなわち、チップ番号#0のNAND型フ ラッシュEEPROM11-1においては、図示のよう に、512個のプロックの中でプロック0~プロック5 30 03の504個のプロックは、ユーザデータを格納する ためのメモリプロックとして利用される。また、プロッ ク504は、チップ内の512個のブロックのアドレス や書換回数などを管理するための管理情報を記憶するM BI (MemoryBlock Infomatio n) テープルプロックとしてを利用される。また、プロ ック505~509は、メモリプロックおよびMBIテ ーブルブロックに不良が発生した時にその代替用の予備 プロックとして使用される。プロック511は半導体デ ィスク装置10の構成情報を記憶するコンフィグブロッ 40 クとして使用され、プロック510はコンフィグプロッ クの代替用の予備プロックとして使用される。

【0057】コンフィグプロックは装置10全体で1個 だけ存在し、ここには、半導体ディスク装置10に搭載 されているフラッシュEEPROMのチップ数や、各フ ラッシュEEPROMにおけるMBIテーブルブロック の存在位置などを示す情報などが管理されている。

【0058】チップ番号#1~#16のNAND型フラ ッシュEEPROM11-2~11-16においては、

のブロックは、ユーザデータを格納するためのメモリブ ロックとして利用され、プロック504は、チップ内の 512個のプロックのアドレスや書換回数を管理するた めの管理情報を記憶するMBI (Memory Blo ck Infomation) テーブルプロックとして 利用される。また、プロック505~511は、メモリ プロックおよびMBIテーブルブロックの代替用のプロ

14

【0059】メモリブロック、MBIテーブルブロッ /ライトアクセスにおいては、マイクロプロセッサ14 10 ク、代替プロック、コンヒィグブロックそれぞれの物理 的なブロック構造は図2で説明した通りであるが、以 下、それらプロック内のデータ格納形式について説明す

ックとして使用される。

【0060】図6には、ユーザデータを格納するための メモリブロックのデータ格納形式が示されている。

【0061】図2で説明したように、この半導体ディス ク装置10で使用されるNAND型フラッシュEEPR OMは16Mピットのチップであり、各プロックは、ペ ージ0からページ15までの16ページから構成されて $ROM11-1\sim11-16$ それぞれのプロックの利用 20 いる。各ページは、256パイトのデータ領域と8パイ トの冗長領域とから構成されている。

> 【0062】一般に、ホストシステムによるディスクア クセスは512パイトのセクタ単位で行われる。この場 合、各ページのデータ領域に格納される256バイトの ユーザデータのサイズは、1セクタ分のユーザデータサ イズの半分となる。この半導体ディスク装置10におい ては、ユーザデータの格納には256パイトのデータ領 域だけが使用され、8バイトの冗長領域はユーザデータ の格納には利用されない。したがって、この半導体ディ スク装置10においては、512パイトのユーザデータ は、プロック内の連続する2ページに亙って格納され る。このため、1プロックに格納されるユーザデータ は、8セクタ分のデータ、例えば、セクタ0からセクタ 7までのデータとなる。

> 【0063】すなわち、図5に示されているように、ペ ージ0にはセクタ0の前半の256パイト、ページ1に はセクタ0の後半の256パイト、ページ2にはセクタ 1の前半の256パイト、ページ3にはセクタ1の後半 の256パイトが格納され、以下同様にして、1/2セ クタ単位でユーザデータが格納される。

> 【0064】ページ0~15それぞれの8パイトの冗長 領域は、2パイトの領域と6パイトの領域に分割されて おり、その6パイトの領域にはECCが格納される。こ のECCは、同一ページのデータ領域に格納されている 256パイトのユーザデータに対応するものである。

【0065】すなわち、ページ0の冗長領域に格納され ているECCは、ページOのデータ領域に格納されてい る256パイトのユーザデータから生成されたものであ り、同様に、ページ1の冗長領域に格納されているEC 図示のように、プロック0~ブロック503の504個 50 Cは、ページ1のデータ領域に格納されている256パ イトのユーザデータから生成されたものである。

【0066】このように、この半導体ディスク装置10 においては、512パイトのセクタ単位ではなく256 バイトのページ単位でECCが生成され、演算対象のデ ータ列とECCとが同一ページに格納される。このた め、たとえ、図示のようにフラッシュEEPROMの複 数ページそれぞれの同一ビット位置に不良セルが発生す るというエラーが発生しても、ECCの演算対象となる データ列に含まれる不良セルは1つだけとなる。したが って、データ回復能力の高い複雑なECC演算式を利用 10 することなく通常の簡単なECC演算によってエラー検 出および訂正を行うことが可能となる。

【0067】また、ページ0の冗長領域の残りの2バイ トには、プロック0のプロックステータス情報として、 LWCデータが格納されている。このLWCデータは、 プロック0の書換回数を示す書換回数データの下位ピッ ト部、例えば26ビット幅の書換回数データの下位10 ビットのデータから構成される。

【0068】LWCデータはブロック毎に1つ格納さ れ、ブロック1~ブロック503それぞれの先頭ページ 20 の冗長領域の先頭の2パイトにも、同様にして、そのブ ロックステータス情報としてLWCデータが格納されて いる。

【0069】さらに、ページ1の冗長領域の残りの2パ イトには、セクタ0のセクタステータス情報として、B ADセクタ情報、およびECCエラー情報が格納されて いる。

【0070】BADセクタ情報は、そのセクタ0が不良 セクタか否かを示すステータス情報である。同様に、ペ ージ3、ページ5、……ページ15それぞれの冗長領域 30 の残りの2パイトにも、セクタ1、セクタ2、……セク タ7それぞれに対応するBADセクタ情報が格納されて いる。これらBADセクタ情報は、半導体ディスク装置 10のホストシステムであるパーソナルコンピュータ が、半導体ディスク装置10をフォーマッティングする ためのフォーマットコマンドを実行する時に、そのパー ソナルコンピュータのCPU1によって与えられる。

【0071】ECCエラー情報は、そのセクタに対する ECCエラー発生の有無を示すステータス情報である。 このECCエラー情報は、例えば、パーソナルコンピュ 40 ータがWRITE LONGコマンドによるデータ書込 みを行った場合においてECCエラーとなるパーストエ ラーなどのエラーが発生した時に、パーソナルコンピュ ータのCPU1によって与えられる。

【0072】次に、図7を参照して、MBIテーブルブ ロックのデータ格納形式を説明する。

【0073】MBIテーブルブロックは、ページ0から ページ15までの16ページを含む1個のブロックから 構成されている。各ページは、256パイトのデータ領 16

トの冗長領域のうちの後の6パイトには、そのページの データ領域に格納されている256パイトのデータに対 応するECCが格納されている。また、冗長領域の先頭 の2パイトは未使用である。

【0074】 MB I テーブルプロックのデータ領域に は、図示のように、アドレス変換テーブル、UWCテー プル、およびスワップオーダーテーブルが格納されてい る。

【0075】MBIテーブルプロックにおけるアドレス 変換テーブルは、チップ内のプロック0~511の物理 ブロックアドレス0~511を、シリンダ番号、ヘッド 番号およびセクタ番号によって規定されるホストアドレ スに変換するためのアドレス変換情報を保持する。この アドレス変換テープルにおいては、物理プロックアドレ ス順に各プロックに対応するホストアドレスの値が格納 されている。

【0076】ここで、MBIテーブルプロックにおける ホストアドレスの値としては、ホストシステムから与え られるシリンダ番号、ヘッド番号およびセクタ番号その ものではなく、それらシリンダ番号、ヘッド番号および セクタ番号から計算されたホスト論理アドレスが使用さ れる。

【0077】このホスト論理アドレスは、フラッシュE EPROM11-1~11-16に割り当てられる全セ クタ (=8×512×16セクタ) に対して "0" から 順に連続するセクタ番号を割り当てた場合のセクタの通 し番号である。したがって、ホスト論理アドレスのビッ ト幅は、16ピットとなる。しかし、このMBIテープ ルプロックのアドレス変換テーブルで管理されるアドレ ス変換情報は、1セクタ単位では無く、1プロックに含 まれるセクタ数である8セクタ単位でアドレス変換を行 うためのものであるので、実際には、16ビットのホス ト論理アドレスのなかの上位13ビットだけがテーブル 上に格納されている。

【0078】UWCテーブルは、チップ内の512個の ブロックそれぞれの書換回数を示す書換回数データの上 位ピット部から構成されるUWC (UPPER WRI TECOUNT) データを保持する。UWCデータは1 6ピット幅を有しており、このUWCデータと前述の1 0ビット幅のLWCとを合わせると、最大で6400万 回数の書換までカウントする事ができる。UWCデータ の値は、対応するLWCデータに桁上がりが発生する 度、つまり1024回の書換が発生する度に、+1カウ ントアップされる。

【0079】これらアドレス変換テーブルおよびUWC テーブルは、図示のように、MBIテーブルブロックの ページ5からページ12のデータ領域に格納されてい る。アドレス変換テーブルおよびUWCテーブルは、装 置起動時、つまり半導体ディスク装置10のパワーオン 域と8パイトの冗長領域とから構成されている。8パイ 50 時に、RAM13に転送されて、それぞれアドレス変換

テーブル132および書換回数管理テーブル134とし て常駐される。

【0080】スワップオーダーテーブルは、ブロック入 れ替えのためのスワッピング操作の際にマイクロプロセ ッサ14によって参照されるテーブルであり、スワッピ ング先のブロック(被スワップブロック)を示すブロッ クアドレスを、優先度順(UWCデータの値が小さい 順) に保持している。スワップオーダーテーブルは、図 示のように、MB I テーブルプロックのページ 13から ページ15のデータ領域に格納されている。スワップオ 10 号135が割り付けられる。 ーダーテーブルは、RAM13には常駐されず、プロッ ク入れ替えの検討時、つまりLWCデータからUWCデ ータへの桁上がり発生時に、RAM13に転送されてマ イクロプロセッサ14によって参照される。

【0081】図8には、アドレス変換テーブルとUWC テーブルの構成が示されている。

【0082】図示のように、ホストアドレスとUWCデ ータの格納領域はそれぞれ2パイトのデータサイズを有 している。ここで、ホストアドレスは前述したように1 ト (ピット15~ピット13) は使用されない。ホスト アドレスとUWCデータは、物理プロックアドレス順に 交互に配置されている。

【0083】すなわち、MBIテープルブロックにおけ るページ5の256パイトのデータ領域には、その先頭 から順に、物理プロックアドレス0に対応するホストア ドレス、物理プロックアドレス 0 に対応するUWCデー タ、物理プロックアドレス1に対応するホストアドレ ス、物理プロックアドレス1に対応するUWCデータと いった順番で、ホストアドレスとUWCデータが64個 30 のプロック(プロック0~プロック63)分格納されて いる。

【0084】同様にして、ページ12の256パイトの データ領域には、その先頭から順に、物理プロックアド レス448に対応するホストアドレス、物理プロックア ドレス448に対応するUWCデータ、物理プロックア ドレス449に対応するホストアドレス、物理プロック アドレス119に対応するUWCデータといった順番 で、ホストアドレスとUWCデータが64個のブロック (ブロック448~ブロック511) 分格納されてい 40

【0085】次に、フラッシュEEPROM11-1~ 11-16に対するホスト論理アドレスの割り当ての一 例を説明する。

【0086】図9に示されているように、フラッシュE EPROM11-1~11-16それぞれのプロックに は、連続する8個のセクタ番号が割り付けられる。そし て、フラッシュEEPROM11-1~11-15それ ぞれの物理プロックアドレス0の16個のプロックに は、セクタ番号0から127までの128個のセクタ番 50

号が連続的に割り当てられる。

【0087】すなわち、フラッシュEEPROM11-1の先頭プロックにはセクタ番号0~セクタ番号7が割 り付けられ、フラッシュEEPROM11-1の先頭プ ロックにはセクタ番号8~セクタ番号15が割り付けら れ、そしてフラッシュEEPROM11-15の先頭ブ ロックにはセクタ番号120~セクタ番号127が割り 付けられる。さらに、フラッシュEEPROM11-1 の第2番目のプロックにはセクタ番号128~セクタ番

18

【0088】 このように、フラッシュEEPROM11 - 1 ~ 1 1 - 1 6 には、連続するセクタ番号がチップを 横切る形式で割り当てられている。このようなアドレス 割り当てはユーザデータを格納するためのメモリブロッ クについてのみ行われる。

【0089】図10には、このようなアドレス割り当て を行った場合の各チップのMBIチップルブロックにお けるアドレス変換およびUWCテーブルの内容が示され ている。図10の内容は、総チップ数がN、1チップ当 3ビットであるので、2パイトの格納領域の上位3ビッ 20 たりのメモリブロック数が504、UWC=0の場合を 想定したものである。

> 【0090】図11には、スワップオーダーテーブルの 構成が示されている。

> 【0091】スワップオーダーテーブルは、プロック0 からプロック255までの前半の256個のプロックに 対応する第1オーダーテーブルと、ブロック256から プロック511までの後半の256個のプロックに対応 する第2オーダーテーブルとに分割されている。

【0092】第1オーダーテーブルにおいて、その先頭 の2パイトの領域(アドレス800h, 801h)に は、プロック0からプロック255の中の最小のUWC の値が格納されている。

【0093】次の1パイト (アドレス802h) には、 最小UWCの値を持つプロックの総数を示す値が格納さ れる。

【0094】さらに、次の1パイト(アドレス803 h) には、最小UWC+1の値を持つプロックの総数を 示す値が格納される。ここで、"最小UWC+1"と は、あくまでも最小UWCに1を加えた値を示してお り、最小UWCの次に小さなUWCを示すものではな い。最小UWC+1の値を持つプロック総数がゼロとな る場合もある。

【0095】以降、アドレス804h~87Ahには、 最小UWC+2の値を持つプロック総数を示すデータか ら最小UWC+120の値を持つプロック総数を示すデ ータが順次格納される。

[0096] アドレス87Ch~87Fhには、MBI テーブルブロック自体の書換回数を示すデータなどが格 納される。

【0097】アドレス880h~97Fhには、本来の

スワップオーダーテーブルとしての情報が格納されてい る。すなわち、アドレス880hには、プロック0~ブ ロック255の中で最優先度の被スワップ対象のプロッ クを示す値として、最小UWCの値を有するプロックの 物理プロックアドレスが格納されている。最小UWCの 値を有するプロックが複数存在する場合には、物理プロ ックアドレスが最も後ろのプロックから順に優先順位が 高くなる。以下、同様にして、アドレス881hから9 7 F h に、優先度順にスワップ対象プロックのプロック アドレスが格納される。

【0098】次に、第2オーダーテーブルについて説明

【0099】第2オーダーテーブルおいて、その先頭の 2パイトの領域 (アドレス980h, 981h) には、 MBIテーブルプロック、代替プロック、コンヒィグブ ロックを除き、プロック256からプロック511の中 の最小のUWCの値が格納されている。すなわち、代替 プロック等は書換回数が全く進行していないので、それ らブロックの書き替え回数は無視される。また、実際に 代替が発生した場合は、その代替プロックのUWCデー 20 タの値は、その代替プロックの実際の售換回数ではな く、代替元、つまり欠陥プロックのUWCを譲り受ける こととする。これは、スワッピング操作の多発による性 能低下を防止するためである。もし、代替プロックの実 際のUWCデータの値をそのまま採用すると、書換回数 の値が突出して小さなブロックがいきなり登場すること になり、その代替プロックをスワッピング被対象とする スワッピング操作が何度も発生されてしまうことにな

【0100】次の1パイト(アドレス982h)には、 最小UWCの値を持つプロックの総数を示す値が格納さ れる。

【0101】さらに、次の1パイト(アドレス983 h)には、最小UWC+1の値を持つプロックの総数を 示す値が格納される。以降、アドレス984h~9FA hには、最小UWC+2の値を持つプロック総数を示す データから最小UWC+120の値を持つプロック総数 を示すデータが順次格納される。

【0102】アドレスA00h~AFFhには、本来の スワップオーダーテーブルとしての情報が格納されてい 40 る。すなわち、アドレスA00hには、プロック256 ~プロック511の中で最優先度の被スワップ対象のブ ロックを示す値として、最小UWCの値を有するプロッ クの物理プロックアドレスが格納されている。最小UW Cの値を有するプロックが複数存在する場合には、物理 プロックアドレスが最も後ろのプロックから順に優先順 位が高くなる。以下、同様にして、アドレスA01hか らAFFhに、優先度順にスワップ対象プロックのプロ ックアドレスが格納される。

20

おいては、スワッピング先となるプロックがその優先度 順に格納されている。このため、このスワップオーダー テーブルを参照する事により、マイクロプロセッサ14 は、UWCデータのソーティングを行うことなく、スワ ッピング先を特定する事が可能となる。

【0104】図10には、コンフィグプロックのデータ 格納形式が示されている。

【0105】コンヒィグブロックは、ページ0からペー ジ15までの16ページを含む1個のプロックから構成 10 されている。各ページは、256パイトのデータ領域と 8パイトの冗長領域とから構成されている。8パイトの 冗長領域のうちの6パイトには、そのページのデータ領 域に格納されている256パイトのデータに対応するE CCが格納されている。また、冗長領域の残りの2パイ トは未使用である。

【0106】コンヒィグプロックのデータ領域には、図 示のように、コンヒィグ情報、CIS情報、ドライブI D情報が格納されている。

【0107】コンヒィグ情報は、この半導体ディスク装 置10に搭載されているフラッシュEEPROMのチッ ブ数、同時書込み可能な最大チップ数、各チップにおけ るMBIテーブルプロックの存在位置を示す物理プロッ クアドレスなどを定義する。このコンヒィグ情報は半導 体ディスク装置10のパワーオン時にマイクロプロセッ サ14によって参照され、そのコンヒィグ情報に従った 初期設定処理が行われる。

【0108】CIS情報は、半導体ディスク装置10を PCMCIA仕様のカードとして使用する場合に、ホス トシステムに通知されるカード属性情報である。このカ ード属性情報には、メモリチップの種類、容量、アクセ スタイムなどの物理的仕様に関する情報と、このカード がディスク装置であることなどを示す用途に関する情報 が定義されている。このCIS情報は、半導体ディスク 装置10のパワーオン時に、マイクロプロセッサ14に よってRAM13に転送される。RAM13に転送され たCIS情報は、ホストシステムからの所定番地の読み 出し要求に応答してホストシステムに転送される。

【0109】ドライブID情報は、半導体ディスク装置 10のドライブ構成を示す情報であり、ここには、内蔵 フラッシュEEPROMに論理的に割り当てられる総セ クタ数、シリンダ数、ヘッド数、1トラック当たりのセ クタ数などが定義されている。このドライブID情報 は、ホストシステムからのドライブ識別コマンドに応答 して、マイクロプロセッサ14によってホストシステム に転送される。

【0110】このように、この実施例においては、ユー ザデータを格納するためのメモリブロックだけでなく、 管理情報格納のために使用されるMBIテーブルプロッ クやコンヒィグプロックにおいても、各ページの冗長領 【0103】 このように、スワップオーダーテーブルに 50 域には、そのページのデータ領域に格納されるデータに 対応したECCが格納されている。したがって、これら MBIテーブルブロックおよびコンヒィグブロックにおいても、データ回復能力の高い複雑なECC演算式を利用することなく通常の簡単なECC演算によってエラー 検出および訂正を行うことが可能となる。

【0111】次に、図13を参照して、RAM13に設けられるアドレス変換テープル132の構成について説明する。

【0112】このアドレス変換テーブル132は、シリンダ番号、ヘッド番号およびセクタ番号によって規定さ 10 れるホストアドレスを、フラッシュEEPROM11-1~11-116をアクセスするための物理メモリアドレスに変換するためのものであり、このアドレス変換テーブル132はフラッシュEEPROM11-1~11-116それぞれのMBIテーブルブロックのアドレス変換情報に基づいて生成される。

【0113】このアドレス変換テーブル132において は、ホストアドレスとしては13ビットのプロックセク タアドレスが使用される。このブロックセクタアドレス は、前述したように、シリンダ番号、ヘッド番号および 20 セクタ番号から計算されたセクタの通し番号を示すホス ト論理アドレス(16ビット)の中の上位13ビットか ら構成される。また、物理メモリアドレスは、4ビット のチップ番号アドレスと、9ビットのチップ内物理プロ ックアドレスから構成される。4ビットのチップ番号ア ドレスは、チップ番号#0のフラッシュEEPROM1 1-1からチップ番号#15のフラッシュEEPROM 11-6までの16個のチップのうちの1つを指定す る。9ピットのチップ内物理プロックアドレスは、チッ プ番号アドレスによって指定されたチップ内のプロック 30 0~プロック511の512個のプロックの中の1つを 指定する。物理メモリアドレス(チップ番号アドレス、 チップ内物理プロックアドレス) は、ホストアドレス順 に格納されている。

【0114】次に、図14を参照して、アドレス変換テーブル132を利用したアドレス変換動作の原理を説明する。

【0115】まず、ホストシステムから指定されたシリンダ番号、ヘッド番号およびセクタ番号は、マイクロプロセッサ14によって実行されるファームウェアによっ 40 て16ビット幅のホスト論理アドレスに変換される。次いで、その16ビット幅のホスト論理アドレスの上位13ビットから成るプロックセクタアドレスをインデックスとしてアドレス変換テーブル132が検索され、プロックセクタアドレスに対応する4ビット幅のチップ番号アドレス、および9ビット幅の物理プロックアドレスが決定される。

【0116】チップ番号アドレスは、チップ選択のため のデータを所定のデータ列単位で演算して、6パイトの に、ファームウェアによってNANDパスインタフェー ハミングコードECCを順次生成する。これらハミング ス19のNANDチップナンパレジスタ201にセット 50 コードECCはECCデータレジスタ209~214に

される。また、9ビットの物理プロックアドレスには、16ビット幅のホスト論理アドレスの下位3ビットから成るプロック内セクタアドレスと、1ビット幅の偶数/奇数ページ指定アドレスと、8ビット幅のカラムアドレスがNANDバイインタフェース19内で付加されて、20ビット幅のメモリアドレス(A20-A0)が生成される。このメモリアドレス(A20-A0)は、アドレス指定のために、NANDバスインタフェース19のNANDデータリード/ライトレジスタ202にセットされる。ユーザデータをリード/ライトするためにホストシステムによって実行される半導体ディスク装置10のアクセスはセクタ単位で行われるので、通常、1ビット幅の偶数/奇数ページ指定アドレス(A8)と、8ビット幅のカラムアドレス(A7-A0)はどちらもオール"0"である。

22

【0117】次に、図15を参照して、NANDバスインタフェース19のECC演算回路21のECC生成/チェック動作を説明する。

【0118】まず、図15 (a) を参照して、ECCの 20 生成動作を説明する。

【0119】NAND型フラッシュEEPROM11-1~11-16に対するデータ書込み時においては、RAM13のデータバッファ131に格納されているユーザデータは、マイクロプロセッサ14によって256バイト単位で読み出されて、NANDバスインタフェース19を介してフラッシュEEPROMのデータレジスタに転送される。

【0120】NANDバスインタフェース19においては、256パイトのユーザデータはECC演算回路21に送られ、そこでECCを生成するための演算が実行される。ここで、ECCとしては例えばハミングコードなどが利用される。

【0121】ECC演算は、256パイトのユーザデータだけでなく、実際には、その256パイトのユーザデータと冗長領域の最初の2パイトに格納すべきデータとから構成される258パイトのデータを対象として行われる。

【0122】例えば、各プロックの先頭ページに対するデータ書込みの場合には、256パイトのユーザデータと2パイトのLWCデータとから構成される258パイトのデータがECC演算の対象となる。この2パイトのLWCデータは、256パイトのユーザデータの転送に先立って、マイクロプロセッサ14によってLWCレジスタ208にセットされている。

【0123】ECC演算回路21は、256パイトのユーザデータとLWCレジスタ208にセットされている2パイトのLWCデータとから構成される258パイトのデータを所定のデータ列単位で演算して、6パイトのハミングコードECCを順次生成する。これらハミングコードECCはECCデータレジスタ209~214に

一時的に保持される。

【0124】ECCの生成処理が完了すると、ECC演 算回路21は、256パイトのユーザデータに後続させ て、2パイトのLWCデータと6パイトのECCデータ を、フラッシュEEPROMのデータレジスタに転送す る。これにより、フラッシュEEPROMのデータレジ スタには、256パイトのユーザデータ、2パイトのL WCデータ、および6パイトのECCデータから構成さ れる1ページ分のデータがセットされる。

チェック動作を説明する。

【0126】NAND型フラッシュEEPROM11-1~11-16からのデータ読み出し時においては、フ ラッシュEEPROMから読み出される1ページ分のデ ータがNANDパスインタフェース19に送られる。

【0127】NANDパスインタフェース19において は、1ページ分のデータから256パイトのユーザデー 夕が取り出され、それがRAM13のデータバッファ1 31に送られる。また、その1ページ分のデータはEC C演算回路21に送られる。

【0128】ECC演算回路21は、まず、1ページ分 のデータからLWCデータを取り出して、それをLWC レジスタ208にセットし、その後、エラー検出のため のECCチェック演算を実行する。

【0129】このECCチェック演算においては、EC C演算回路21は、256パイトのユーザデータと2パ イトのLWCデータとから構成される258パイトのデ ータをECC生成処理の場合と同じデータ列単位で演算 して、6パイトのハミングコードECCを順次生成す る。そして、その生成したハミングコードECCと、フ 30 ラッシュEEPROMから読み出された1ページ分のデ ータに含まれているハミングコードECCとをバイト単 位で比較し、一致/不一致を示す比較結果をECCデー タレジスタ209~215にセットする。エラー発生が ない場合には、ECCデータレジスタ209~215に は全て、一致を示すデータ "0" がセットされる。EC Cデータレジスタ209~215の内容はマイクロプロ セッサ14によって参照され、エラーが発生していれ ば、マイクロプロセッサ14によってデータバッファ1 31上のデータのエラー訂正が行われる。

【0130】次に、マイクロプセッサ14によって実行 されるファームウェアとNANDパスインタフェース1 9の機能分担を明瞭にするために、フラッシュEEPR OMに対するアクセス制御動作を説明する。

【0131】まず、図16および図17を参照して、フ ラッシュEEPROMのプログラムサイクルの制御に必 要なファームウェアの処理とNANDパスインタフェー ス19の動作について説明する。

【0132】図16はプログラムサイクルにおけるファ

24

動作を説明するフローチャートであり、図17はプログ ラムサイクルにおけるフラッシュEEPROMの動作を 示すタイミングチャートである。

【0133】ここでは、あるプロックの先頭ページに、 256パイトのユーザデータ、2パイトのLWCデー タ、および6パイトのECCデータをライトする場合を 例にとって説明する。

【0134】マイクロプロッセ14によって実行される ファームウェアは、まず、ライト対象のフラッシュEE 【0125】次に、図15(b)を参照して、ECCの 10 PROMチップに対応するNANDチップレディー/ビ ジーレジスタ215-1~215-16の1つを参照し て、そのライト対象のフラッシュEEPROMチップが レディーステート(待機中)か否かを確認する(ステッ プA11)。レディーステートであることを確認する と、ファームウェアは、NANDチップナンパレジスタ 201をI/Oライトして、そこにライト対象フラッシ ュEEPROMチップに対応するチップ番号をセットす る(ステップA12)。

> 【0135】次いで、ファームウェアは、NANDチッ 20 プイネーブル制御レジスタ203をI/Oライトして、 そこにチップイネーブル入力 (CE) をアクティブにす ることを指定するCEオンコマンドをセットする(ステ ップA13)。

【0136】この時、NANDパスインタフェース19 は、NANDチップナンパレジスタ201にセットされ たチップ番号に対応するチップセレクト信号 CS1~C S16の1つをアクティブにする(ステップB11)。 このチップセレクト信号はライト対象チップのチップイ ネープル入力CE一に供給され、これによってライト対 象チップがイネーブル状態に設定される。

【0137】次に、ファームウェアは、NANDコマン ドラッチイネーブル制御レジスタ204を1/0ライト して、そこにコマンドラッチイネーブル (CLE) 信号 をアクティブにすることを指定するCLEオンコマンド をセットする (ステップA14)。

【0138】NANDパスインタフェース19は、CL Eオンコマンドのセットに応答して、コマンドラッチイ ネーブル信号CLEをアクティブ状態、つまり"H"レ ベルに設定する (ステップB12)。

【0139】次いで、ファームウェアは、NANDデー 40 タリード/ライトレジスタ202をI/Oライトして、 そこにシリアルデータ入力コマンド "80h" をセット する (ステップA15)。 NANDバスインタフェース 19は、シリアルデータ入力コマンド"80h"のセッ トに応答して、ライトイネーブル信号WETをアクティ ブ状態、つまり"L"レベルに設定し、且つシリアルデ ータ入力コマンド"80h"を入出力端子1/0に転送 する (ステップB13)。

【0140】ファームウェアは、NANDアドレスラッ ームウェアの処理とNANDパスインタフェース19の 50 チイネーブル制御レジスタ205を1/Oライトして、

そこにALEオンコマンドをセットする(ステップA1 6)。NANDパスインタフェース19は、ALEオン コマンドのセットに応答して、アドレスラッチイネープ ル信号ALEをアクティブ状態、つまり "H" レベルに 設定する(ステップB14)。

【0141】次いで、ファームウェアは、NANDデー タリード/ライトレジスタ202をI/Oライトして、 そこにメモリアドレス (カラムアドレスA7-A0、お よびページアドレスA20-A8) をセットする (ステ ップA17)。NANDパスインタフェース19は、ア 10 ドレスのセットに応答して、ライトイネーブル信号WE ー をアクティブ状態、つまり"L"レベルに設定し、且 つセットされたメモリアドレスを入出力端子 I /Oに転 送する(ステップB15)。

【0142】ファームウェアは、このプログラムサイク ル実行前に予めライト対象プロックから読み出して+1 カウントアップしておいたLWCデータをLWCレジス タ208にセットする (ステップA18)。そして、フ ァームウェアは、ECC開始コマンドをECCスタート 制御レジスタ206にセットし(ステップA19)、そ 20 の後、ムープストリング命令の実行によって、データバ ッファ131からフラッシュEEPROMに256パイ トのユーザデータを転送する(ステップA20)。

【0143】NANDパスインタフェース19は、EC C開始コマンドに応答してECC生成のための演算を開 始し、256パイトのユーザデータおよびLWCデータ に対応する6パイトのECCデータを生成する(ステッ プB16)。そして、NANDパスインタフェース19 は、256パイトのユーザデータに後続して、2パイト のLWCデータおよび6パイトのECCデータの転送を 30 開始する(ステップB17)。これにより、ライト対象 フラッシュEEPROMのデータレジスタには、図17 に示されているように、256パイトのユーザデータ、 2パイトのLWCデータおよび6パイトのECCデータ が、1ページ分のシリアル入力データ (DIN) として 転送される。

【0144】この後、ファームウェアは、CLEオンコ マンドを発行した後に、NANDデータリード/ライト レジスタ202を1/0ライトして、そこにプログラム コマンド"10h"をセットする(ステップA21)。 NANDパスインタフェース19は、まず、コマンドラ ッチイネーブル信号CLEをアクティブ状態に設定して からライトイネーブル信号WE をアクティブ状態に設 定し、且つプログラムコマンド"10h"を入出力端子 I/Oに転送する(ステップB18)。

【0145】このプログラムコマンド"10h"が転送 されると、ライト対象のフラッシュEEPROMにおい ては、ページライト動作が自動実行される。

【0146】ページライト動作では、データレジスタか

26

が行われて、データレジスタの256パイトのユーザデ ータがそのページのデータ領域に書き込まれ、且つデー タレジスタの2パイトのLWCデータおよび6パイトの ECCデータがそのページの冗長領域に書き込まれる。 この後、ページライト動作が正常に実行されたことを検 証するためのベリファイ動作が行われる。 ベリファイ動 作では、ページライトされたページの内容が読み出さ れ、それがデータレジスタに保持されていてる内容と比 較される。不一致ならば、ページライトが再試行され る。ページライトが成功するか、所定回数だけページラ イトを再試行してもページライトが成功しなかった場合 には、ページライト動作が終了される。

【0147】ページライト動作期間中そのチップからの レディー/ビジー信号 (RDY/BSY) はビジー状態 を示し、ページライト動作が完了するとビジー状態から レディー状態に戻る。

【0148】複数のチップに対する書き込み動作を同時 実行させる場合には、あるチップのページライト動作実 行中(ビジーステート)の期間を利用して、他のチップ に対するライトアクセスが実行される。

【0149】この後、ファームウェアは、ライトアクセ スしたチップに対応するNANDチップレディー/ビジ ーレジスタの内容によってページライト動作の完了を確 認すると(ステップA22)、NANDデータリード/ ライトレジスタ202をI/Oライトして、そこにステ ータスリードコマンド"70h"をセットする(ステッ プA23)。NANDバスインタフェース19は、ステ ータスリードコマンド"70h"のセットに応答して、 ライトイネーブル信号WE をアクティブ状態、つまり "L"レベルに設定し、且つステータスリードコマンド "70h"を入出力端子I/Oに転送し、その後、リー ドイネーブル信号RE一をアクティブ状態、つまり "L"レベルに設定する(ステップB19)。

【0150】ステータスリードコマンド"70h"が転 送されると、フラッシュEEPROMからはページライ ト動作が成功したか否かを示すステータスデータが読み 出され、それがNANDデータリード/ライトレジスタ 202にセットされる。

【0151】ファームウェアは、NANDデータリード 40 /ライトレジスタ202のステータスデータを参照して ページライト動作が成功したか否かを確認し、成功して いればライト動作を終了する(ステップA21)。もし 失敗した場合には、代替プロックとの代替処理などを行

【0152】次に、図18および図19を参照して、フ ラッシュEEPROMのリードサイクルの制御に必要な ファームウェアの処理とNANDパスインタフェース1 9の動作について説明する。

【0153】図18はリードサイクルにおけるファーム らメモリセルアレイへの1ページ分のページデータ転送 50 ウェアの処理とNANDパスインタフェース19の動作

を説明するフローチャートであり、図19はリードサイクルにおけるフラッシュEEPROMの動作を示すタイミングチャートである。

【0154】フラッシュEEPROM11-1~11-16のリードサイクルには、ページ単位でデータを読み 出す第1リードサイクルと、各ページの冗長領域のデー タでけを読み出す第2リードサイクルとがある。

【0155】ここでは、第1リードサイクルで、あるブロックの先頭ページを読み出す場合を説明する。

【0156】マイクロプロッセ14によって実行される 10ファームウェアは、まず、リード対象のフラッシュEEPROMチップに対応するNANDチップレディー/ビジーレジスタ215-1~215-16の1つを参照して、そのリード対象のフラッシュEEPROMチップがレディーステート(特機中)か否かを確認する(ステップA31)。レディーステートであることを確認すると、ファームウェアは、NANDチップナンバレジスタ201をI/Oライトして、そこにリード対象フラッシュEEPROMチップに対応するチップ番号をセットする(ステップA32)。 20

【0157】次いで、ファームウェアは、NANDチップイネーブル制御レジスタ203をI/Oライトして、そこにチップイネーブル入力(CE)をアクティブにすることを指定するCEオンコマンドをセットする(ステップA33)。

【0158】この時、NANDバスインタフェース19は、NANDチップナンバレジスタ201にセットされたチップ番号に対応するチップセレクト信号CS1~CS16の1つをアクティブにする(ステップB31)。このチップセレクト信号はリード対象チップのチップイ30ネーブル入力CE に供給され、これによってリード対象チップがイネーブル状態に設定される。

【0159】次に、ファームウェアは、NANDコマンドラッチイネーブル制御レジスタ204をI/Oライトして、そこにコマンドラッチイネーブル (CLE) 信号をアクティブにすることを指定するCLEオンコマンドをセットする (ステップA34)。

【0160】NANDパスインタフェース19は、CL Eオンコマンドのセットに応答して、コマンドラッチイ ネーブル信号CLEをアクティブ状態、つまり"H"レ 40 ベルに設定する(ステップB32)。

【0161】次いで、ファームウェアは、NANDデータリード/ライトレジスタ202をI/Oライトして、そこにリードコマンド"00h"をセットする(ステップA35)。NANDパスインタフェース19は、リードコマンド"00h"のセットに応答して、ライトイネーブル信号WE をアクティブ状態、つまり"L"レベルに設定し、且つリードコマンド"00h"を入出力端子I/Oに転送する(ステップB33)。

【0162】ファームウェアは、NANDアドレスラッ 50 ェアは、ECCデータレジスタ209~214にセット

28

チイネーブル制御レジスタ205をI/Oライトして、そこにALEオンコマンドをセットする(ステップA36)。NANDパスインタフェース19は、ALEオンコマンドのセットに応答して、アドレスラッチイネーブル信号ALEをアクティブ状態、つまり"H"レベルに設定する(ステップB34)。

【0163】次いで、ファームウェアは、NANDデータリード/ライトレジスタ202をI/Oライトして、そこにメモリアドレス(カラムアドレスA7-A0、およびページアドレスA20-A8)をセットする(ステップA37)。NANDバスインタフェース19は、アドレスのセットに応答して、ライトイネーブル信号WEをアクティブ状態、つまり"L"レベルに設定し、且つセットされたメモリアドレスを入出力端子I/Oに転送する(ステップB35)。

【0164】このメモリアドレスが転送されると、リード対象のフラッシュEEPROMにおいてはページリード動作が実行される。ページリード動作では、メモリアドレスで指定されたページに格納されている256パイトのユーザデータ、2パイトのLWCデータ、および6パイトのECCデータが読み出され、それがデータレジスタに転送される。このページリード動作期間中は、そのチップからのレディー/ビジー信号(RDY/BSY)はビジー状態を示し、ページリード動作が完了するとビジー状態からレディー状態に戻る。

【0165】ファームウェアは、リードアクセスしたチップに対応するNANDチップレディー/ビジーレジスタの内容によってページリード動作の完了を確認すると(ステップA38)、ECCチェック開始コマンドをECスタート制御レジスタ206にセットし(ステップA39)、その後、ムープストリング命令を実行して、データバッファ131への256パイトのユーザデータ転送を開始する(ステップA40)。

【0166】 このデータ転送においては、NANDパスインタフェース19から出力されるリードイネーブル信号RE^一に同期して、フラッシュEEPROMのデータレジスタに保持されている256+8パイトのデータが1パイト単位でシリアルに読み出される。

【0167】NANDパスインタフェース19は、フラッシュEEPROMから読み出されるデータに対して誤り検出のためのチェック演算を行い(ステップB36)、そのチェック結果をECCデータレジスタ209~214にセットする(ステップB37)。

【0168】ファームウェアは、ECCチェック演算の終了を確認すると、ECCデータレジスタ209~214の内容を参照して正常なデータをリードできたか否かを調べる(ステップA41)。もしリードデータにエラーが発生していることが検出された場合は、ファームウェアは、ECCデータレジスタ209~214にセット

されているECCチェック演算結果を用いて、データバ ッファ131に転送されている256パイトのユーザデ ータの誤り訂正をデータパッファ131上で実行する。

【0169】このように、リードサイクルにおいては、 フラッシュEEPROMからデータパッファ131への データ転送時にECCチェックがNANDパスインタフ ェース19によって自動的に実行される。

【0170】ところで、フラッシュEEPROM11-1~11-16の各々は、ページインクリメント機能を レジスタからの1ページ分のデータ読み出しが終了した 時に、自動的に次ページのページリードを開始する機能 である。このため、前述した先頭ページのシリアルデー 夕読み出しが終了すると、フラッシュEEPROMは再 びビジー状態となって、2ページ目のページリードを開 始する。

【0171】したがって、2ページ目以降のデータ読み 出しについては、ファームウェアおよびNANDパスイ ンタフェース19は、前述のステップA31~A37、 B31~B35のアドレスサイクルを実行する必要はな 20 く、それぞれ前述のステップA38~A41、B36, B37を繰り返すだけで、連続する複数ページを効率よ く読み出すことができる。

【0172】次に、第2リードサイクルによって、冗長 領域のデータだけを読み出す場合の動作について説明す

【0173】この第2リードサイクルを実行する場合に 必要なファームウェアおよびNANDパスインタフェー ス19の動作は、第1リードサイクルの場合とほとんど 同じであり、違いは次の2点である。

【0174】(1)図18のステップA35において、 ファームウェアは、コマンド"00h"の代わりにコマ ンド"50h"を発行する。

【0175】(2) データレジスタからの2パイトのデ ー夕読み出しでリードサイクルのシーケンスが終了す

【0176】このため、LWCデータは第2リードサイ クルを1回行うだけで読みだすことができるが、ECC データを読み出す場合には、第2リードサイクルを3回 繰り返すことが必要となる。

【0177】なお、第2リードサイクルにおいて、デー タレジスタのどの位置からデータを読み出すかは、アド レスサイクルで設定するカラムアドレスの値によって決 定する事ができる。

【0178】次に、図20および図21を参照して、フ ラッシュEEPROMのプロックイレーズサイクルの制 御に必要なファームウェアの処理とNANDパスインタ フェース19の動作について説明する。

【0179】図20はプロックイレーズサイクルにおけ るファームウェアの処理とNANDパスインタフェース 50 コマンドのセットに応答して、アドレスラッチイネーブ

19の動作を説明するフローチャートであり、図21は プロックイレーズサイクルにおけるフラッシュEEPR OMの動作を示すタイミングチャートである。

30

【0180】ここでは、ある特定の1プロックの記憶内 容を消去する場合を例にとって説明する。

【0181】マイクロプロッセ14によって実行される ファームウェアは、まず、イレーズ対象ブロックを含む フラッシュEEPROMチップに対応するNANDチッ プレディー/ビジーレジスタ215-1~215-16 有している。このページインクリメント機能は、データ 10 の1つを参照して、そのイレーズ対象のフラッシュEE PROMチップがレディーステート(待機中)か否かを 確認する (ステップA51)。レディーステートである ことを確認すると、ファームウェアは、NANDチップ ナンパレジスタ201をI/Oライトして、そこにイレ ーズ対象フラッシュEEPROMチップに対応するチッ プ番号をセットする(ステップA52)。

> 【0182】次いで、ファームウェアは、NANDチッ プイネーブル制御レジスタ203をI/Oライトして、 そこにチップイネーブル入力 (CE) をアクティブにす ることを指定するCEオンコマンドをセットする(ステ ップA53)。

【0183】この時、NANDパスインタフェース19 は、NANDチップナンバレジスタ201にセットされ たチップ番号に対応するチップセレクト信号CS1~C S16の1つをアクティブにする(ステップB51)。 このチップセレクト信号はイレーズ対象チップのチップ イネーブル入力CE一に供給され、これによってイレー ズ対象チップがイネーブル状態に設定される。

【0184】次に、ファームウェアは、NANDコマン 30 ドラッチイネーブル制御レジスタ204を1/0ライト して、そこにコマンドラッチイネーブル (CLE) 信号 をアクティブにすることを指定するCLEオンコマンド をセットする (ステップA54)。

【0185】NANDパスインタフェース19は、CL Eオンコマンドのセットに応答して、コマンドラッチイ ネーブル信号CLEをアクティブ状態、つまり"H"レ ベルに設定する(ステップB52)。

【0186】次いで、ファームウェアは、NANDデー タリード/ライトレジスタ202をI/Oライトして、 40 そこにイレーズコマンド"60h"をセットする(ステ ップA55)。NANDパスインタフェース19は、イ レーズコマンド "60h" のセットに応答して、ライト イネーブル信号WE ̄をアクティブ状態、つまり"L" レベルに設定し、且つイレーズコマンド "60h" を入 出力端子I/Oに転送する(ステップB53)。

【0187】ファームウェアは、NANDアドレスラッ チイネーブル制御レジスタ205をI/Oライトして、 そこにALEオンコマンドをセットする(ステップA5 6) . NANDパスインタフェース19は、ALEオン ル信号ALEをアクティブ状態、つまり "H" レベルに 設定する (ステップB54)。

【0188】次いで、ファームウェアは、NANDデー タリード/ライトレジスタ202をI/Oライトして、 そこにメモリアドレス (プロックアドレスA20-A1 2) をセットする (ステップA57) 。 NANDパスイ ンタフェース19は、アドレスのセットに応答して、ラ イトイネーブル信号WE をアクティブ状態、つまり "L"レベルに設定し、且つセットされたメモリアドレ スを入出力端子I/Oに転送する(ステップB55)。 【0189】この後、ファームウェアは、CLEオンコ マンドを発行した後に、NANDデータリード/ライト レジスタ202を1/0ライトして、そこにイレーズ開 始コマンド "DOh" をセットする (ステップA5 8) 。NANDパスインタフェース19は、まず、コマ ンドラッチイネーブル信号CLEをアクティブ状態に設 定してからライトイネーブル信号WETをアクティブ状 態に設定し、且つイレーズ開始コマンド"DOh"を入 出力端子 I / Oに転送する(ステップB56)。

【0190】このイレーズ開始コマンド"D0h"が転 20送されると、イレーズ対象のフラッシュEEPROMにおいてプロックイレーズ動作およびそのベリファイ動作が自動実行される。

【0191】プロックイレーズ動作では、プロックアドレスで指定されたプロックの記憶内容だけが消去される。このプロックイレーズ動作期間中そのチップからのレディー/ビジー信号(RDY/BSY)はビジー状態を示し、プロックイレーズ動作が完了するとビジー状態からレディー状態に戻る。

【0192】ファームウェアは、イレーズしたチップに 30 対応するNANDチップレディー/ビジーレジスタの内容によってブロックイレーズ動作の完了を確認すると(ステップA59)、NANDデータリード/ライトレジスタ202をI/Oライトして、そこにステータスリードコマンド"70h"をセットする(ステップA60)。NANDパスインタフェース19は、ステータスリードコマンド"70h"のセットに応答して、ライトイネーブル信号WE をアクティブ状態、つまり"L"レベルに設定し、且つステータスリードコマンド"70h"を入出力端子I/Oに転送し、その後、リードイネの一ブル信号RE をアクティブ状態、つまり"L"レベルに設定する(ステップB57)。

【0193】ステータスリードコマンド"70h"が転送されると、フラッシュEEPROMからはプロックイレーズ動作が成功したか否かを示すステータスデータが読み出され、それがNANDデータリード/ライトレジスタ202にセットされる。

【0194】ファームウェアは、NANDデータリード トプロッ /ライトレジスタ202のステータスデータを参照して ータを プロックイレーズ動作が成功したか否かを確認し、成功 50 に進む。 32

していればイレーズサイクルを終了する(ステップA61)。もし失敗した場合には、代替ブロックとの代替処理などを行う。

【0195】なお、ブロックイレーズ開始コマンド"D0h"の発行前にステップA54~A57を繰り返し実行して複数のブロックアドレスを設定すれば、複数プロックのイレーズを順次行うマルチブロック動作を実行することもできる。

【0196】次に、図22のフローチャートを参照し 10 て、ホストシステムからライトコマンドが発行された際 に実行される図1の半導体ディスク装置10全体のライト制御動作を説明する。このライト制御動作は、前述し た各種の管理情報テーブルを利用する事によって行われ る。

【0197】ホストシステムが外部パスインタフェース 17のコマンドレジスタ176にライトコマンドをセットすると、マイクロプロセッサ14によって実行される ファームウェアは、まず、そのライトコマンドを受け付ける(ステップA71)。次いで、ファームウェアは、ホストシステムからデータパッファ131へのライトデータの転送を開始する(ステップA72)。このデータ転送は、外部パスインタフェース17のデータレジスタ 173を介して実行される。

【0198】ホストシステムによる半導体ディスク装置 10のアクセスはセクタ単位で行われるので、データバッファ131には少なくとも1セクタ分のライトデータ が格納される。

【0199】次いで、ファームウェアは、ホストシステムによって指定されたディスクアクセスのためのホストアドレス、つまり、セクタ番号、シリンダ番号、およびヘッド番号をセクタナンバレジスタ171、シリンダレジスタ174、およびドライブ/ヘッドレジスタ175からそれぞれ読取り、それをフラッシュEEPROM11-1~11-16をアクセスするためのアドレス変換する(ステップA73)。このアドレス変換処理においては、図12で説明したように、アドレス変換テーブル132が利用される。このアドレス変換テーブル132が利用される。このアドレス変換テーブル132が利用される。このアドレス変換テーブル132が利用される。このアドレス変換テーブル132が利用される。このアドレス変換テーブルのアドレス変換情報は、装置10の起動時において、フラッシュEEPROM11-1~11-16それぞれからリードしたアドレス変換テーブルのアドレス変換情報に基づいて構築されたものである。

【0200】アドレス変換処理の結果、ライトアクセス 対象のチップ番号、およびライトアクセス対象チップ内 のメモリアドレス(A20-A0)が求められる。

【0201】次に、ファームウェアは、メモリアドレス (A20-A0) の上位9ビット (A20-A12) で 指定されるライトアクセス対象のプロック (以下、ライトプロックと称する) に対する1プロック分のライトデータを作成するための処理 (ステップA74~A78)

【0202】ここでは、ファームウェアは、まず、ライトプロック用のヘッダテーブルエリアをRAM13上に確保する(ステップA74)。次に、ファームウェアは、ライトプロックの先頭ページからLWCデータをリードする(ステップA75)。このLWCデータのリード処理では、前述したコマンド"50h"を用いた第2リードサイクルが実行され、これによってライトプロッ

クの先頭ページからLWCデータだけが読み出される。 このLWCデータは、RAM13の空きエリアまたはデ ータバッファ131に格納される。

【0203】この後、ファームウェアは、ライトブロックに"巻き添え消去"データが存在するか否かを調べる(ステップA76)。ここで、"巻き添え消去"データとはライトブロックに存在するデータの中でホストシステムによって書換が要求されてないデータを意味する。このため、ライトブロック内の全てのページに対する書込みが要求された場合には"巻き添え消去"データは存在しないが、ライトブロック内の途中のページから書込みが開始される場合や、ライトデータのデータレングスが1ブロック(8セクタ)よりも少ない場合などには 20 "巻き添え消去"データが存在する事になる。

【0204】 "巻き添え消去" データが存在する場合には、ファームウェアは、コマンド"00h" を用いた第1リードサイクルを実行することによって、ライトプロックから"巻き添え消去" データを含むページをリードする(ステップA77)。この"巻き添え消去"データを含むページは、RAM13の空きエリアやデータバッファ131に格納される。

【0205】次いで、ファームウェアは、リードした "巻き添え消去"データのRAM13上の格納位置を示 30 すRAMアドレスと、ホストシステムからのライトデー タが格納されているRAM13上の格納位置を示すRA Mアドレスとに基づいて、ライトプロックに書き込むべき1プロック分のプロックデータに対応するヘッダテープルを作成する。

【0206】すなわち、ファームウェアは、実際にデータを結合して1プロック分のプロックデータを生成するのではなく、"巻き添え消去"データのRAM13上のアドレスとライトデータのデータバッファ131上のアドレスとをページ番号順に整列して保持するヘッダテー 40プル133を作成し、これによって仮想的なプロックデータを構築する(ステップA78)。

【0207】次いで、ファームウェアは、ライトプロックからリードしたLWCデータの値を+1カウントアップすることにより、そのLWCデータの値を更新する(ステップA79)。この時、もしLWCデータの値に桁上り(キャリー)が発生しなければ、ファームウェアは、ライトプロックに対するライトアクセス処理を実行する(ステップA80, A81)。

【0208】このライトアクセス処理では、まず、ライ 50 一夕の小さい順にソーティングするといった処理を行う

トプロックに対して図18で説明したプロックイレーズ サイクルが実行されて、ライトプロックの内容が全て消 去される。次いで、ライトプロックの全ページに対して 図14で説明したプログラムサイクルが実行される。こ のプログラムサイクルでは、ファームウェアは、まず、 更新したLWCデータをNANDバスインタフェース1 9のLWCレジスタ208にセットし、次いで、ヘッダ テーブル133に保持されているアドレス順にRAM1 3から256パイト単位で1プロック分のデータを読み 出し、それをフラッシュEEPROMに転送する。この ように、ヘッダテーブル133を利用することにより、 ファームウェアはライトデータと"巻き添え消去"デー タとを区別することなくデータ転送を行う事ができる。 【0209】転送される各256パイトのデータにはN

34

【0209】 転送される各256バイトのデータにはNANDバスインタフェース19によって自動的にECCデータが付加され、それがライト対象フラッシュEEPROMのライトプロックの対応するページに書き込まれる。

【0210】一方、LWCデータの値に桁上りが発生した場合には、ファームウェアは、スワッピング操作を実行するか否かを検討するために、以下の処理を行う。

【0211】すなわち、ファームウェアは、まず、第1 リードサイクルを実行することによって、ライト対象の フラッシュEEPROMからMBIテーブルプロックを リードする(ステップA82)。リードされたMBIテ ーブルプロックの内容は、RAM13の空きエリアに格 納される。

【0212】次いで、ファームウェアは、リードしたMBIテープルプロックを検索してライトプロックに対応するUWCデータを検出し、そのUWCデータの値を更新、つまり+1カウントアップする(ステップA83)。MBIテーブルプロックにおいては、図8で説明したように、UWCデータは物理プロックアドレス順に整列されて保持されている。このため、ファームウェアは、ライトプロックを示す物理プロックアドレスをインデックスとして利用する事により、ライトプロックに対応するUWCデータを容易に見つける事ができる。

【0213】更新されたUWCデータの値は、MBIテーブルブロックと書換回数管理テーブル134双方に反映される。

【0214】この後、ファームウェアは、更新されたライトプロックのUWCデータの値をライト対象チップの最小UWCデータの値、および他の各チップの最小UWCデータの値と、順次比較する(ステップA84)。

【0215】ライト対象チップの最小UWCデータの値としては、ライト対象チップからリードしたMBIテーブルブロック内のスワップオーダテーブルに保持されている最小UWCデータの値が利用される。これにより、RAM13上の書換回数管理テーブル134をUWCデータの小さい順にソーティングするといった処理を行う

ことなく、ライト対象チップの最小UWCデータの値を 容易に知るができる。

【0216】また、他の各チップの最小UWCデータの値としては、RAM13上の書換回数管理テープル134の値が利用される。この書換回数管理テープル134の値を利用することにより、ライト対象チップ以外の他の全てのチップそれぞれからMBIテーブルブロックを順次リードする必要が無くなり、効率の良いスワッピング検討処理が実現される。

【0217】次いで、ステップA84の比較結果に基づ 10 き、ファームウェアは、ライトプロックの更新されたUWCデータとライト対象チップの最小UWCデータとの値の差が予め決められたしきい値(α)以上であるか否かを調べ(ステップA85)、その差がα以上であれば、ライト対象チップ内でのスワッピング操作を行う(ステップA86)。

【0218】このチップ内スワッピング操作においては、ファームウェアは、まず、ライト対象チップから被スワッピング対象のプロックをリードする。この場合、被スワッピング対象のプロックは最小UWCの値を持つ 20プロックであり、このプロックの物理プロックアドレスは、ステップA82でリードしたMBIテーブルプロックに含まれているスワップオーダーテーブル上の被スワッピング優先度NO.1プロック番号によって指定される。したがって、ファームウェアは、UWCデータのソーティングを行うこと無く、被スワッピング対象のプロックを簡単に決定でき、またその被スワッピング対象のプロックの物理プロックアドレスを認識する事ができる。

【0219】次に、ファームウェアは、ライトプロック 30 と被スワッピング対象プロック間でホストアドレスの入れ替えを行う。この場合、RAM132上のアドレス変換テープル132とライト対象チップからリードしたM BIテープルプロック双方ののアドレス変換情報が更新される。

【0220】次に、ファームウェアは、ライト対象フラッシュEEPROMにおけるライトプロックと被スワッとング対象プロック間の配億内容の入れ替えのために、 ク分のラースをライト対象フラッシュEEPROMのライトプロックの内容をライト対象フラッシュEEPROMのライトプロックに書き込むためのライトアクセスと、フラッシュEEPROMの被スワッピングプロックにRAM13上の1 に、ライトプロック分のライトデータを書き込むためのライトアクセスを行う。この後、ファームウェアは、ライト対象フラッシュEEPROMにおけるMBIテーブルプロックにRAM13上の更新されたMBIテーブルプロックにRAM13上の更新されたMBIテーブルプロックにRAM13上の更新されたMBIテーブルプロックにRAM13上の更新されたMBIテーブルプロックにRAM13上の更新されたMBIテーブルプロックにRAM13上の更新されたMBIテーブルプロックにRAM13上の更新されたMBIテーブルプロックにRAM13上の更新されたMBIテーブルプロックにRAM13上の更新されたMBIテーブルプロックにRAM13上の更新されたMBIテーブルプロックにRAM13上の更新されたMBIテーブルプロックにRAM13上の更新されたMBIテーブルプロックにRAM13上の更新されたMBIテーブルプロックにRAM13上の更新されたMBIテーブルプロックにRAM13上の更新されたMBIテーブルプロックにRAM13上の更新されたMBIテーブルプロックにRAM13上の更新されてMBIテーブルプロックにRAM13上の更新されてMBIテーブルプロックにRAM13上の更新されてMBIテーブルプロックにRAM13上の更新されてMBIテーブルプロックにRAM13上の更新されてMBIテーブルプロックにRAM13上の更新されてMBIテーブルプロックにRAM13上の更新されてMBIテーブルプロックにRAM13上の更新されてMBIテーブルプロックにRAM13上の更新されてMBIテーブルプロックにRAM13上の更新されてMBIテーブルプロックにRAM13上の更新されてMBIテーブルプロックにRAM13上の更新されてMBIテーブルプロックにRAM13上のMBIFーブルプロックにRAM13上のMBIFーブルプロックにRAM13上のMBIFーブルプロックにRAM13上のMBIFーブルプロックにRAM13上のMBIFーブルプロックにRAM13上のMBIFーブルプロックにRAM13上のMBIFーブルプロックにRAM13上のMBIFーブルプロックにRAM13上の更新などのMBIFーブルプロックにRAM13上の更新などのMBIFーブルプロックにRAM13上の更新などのMBIFーブルプロックにRAM13上の更新などのMBIFーブルプロックにRAM13上の更新などのMBIFーブルプロックにRAM13上の更新などのMBIFーブルプロックにRAM13上の更新などのMBIFーでRAM13上のMBIFーブルプロックにRAM13上の更新などのMBIFーでRAM13上のMBIFーでRAM15年のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーのMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13上のMBIFーでRAM13ー

実行される。

【0221】次に、ステップA86においてライトブロックの更新されたUWCデータとライト対象チップの最小UWCデータとの値の差がα未満であった場合の処理について説明する。

36

【0222】この場合、ファームウェアは、ライトプロックの更新されたUWCデータと他のいずれかのチップの最小UWCデータとの値の差が予め決められたしきい値 ($\alpha+\beta$)以上であるか否かを調べ(ステップA87)、その差が $\alpha+\beta$ 以上であれば、ライト対象チップとその最小UWCデータの値を持つチップとの間でのスワッピング操作を行う(ステップA88)。

【0223】このチップ間に亙るスワッピング操作においては、ファームウェアは、まず、被スワッピング対象のプロックを持つチップからMBIテーブルプロックをRAM13上にリードし、そのMBIテーブルプロックに含まれているスワップオーダーテーブル上の被スワッピング優先度NO、1プロック番号を認識する。

【0224】次いで、ファームウェアは、被スワッピング グ優先度NO. 1プロック番号が示す物理プロックアドレスを用いて、その被スワッピング対象チップから被スワッピング対象プロックをリードする。

【0225】次に、ファームウェアは、ライトプロックと被スワッピング対象プロック間でホストアドレスの入れ替えを行う。この場合、RAM132上のアドレス変換テーブル132と、ライト対象チップからリードしたMBIテーブルプロックと、被スワッピング対象チップからリードしたMBIテーブルプロックのそれぞれのアドレス変換情報が更新される。

【0226】次に、ファームウェアは、ライト対象フラ ッシュEEPROMにおけるライトプロックと被スワッ ピング対象チップの被スワッピング対象プロック間の記 億内容の入れ替えのために、RAM13上に吸い上げた 被スワッピングプロックの内容をライト対象フラッシュ EEPROMのライトプロックに書き込むためのライト アクセスと、被スワッピング対象フラッシュEEPRO Mの被スワッピングプロックにRAM13上の1プロッ ク分のライトデータを書き込むためのライトアクセスを 行う。この後、ファームウェアは、ライト対象フラッシ ュEEPROM被スワッピング対象フラッシュEEPR OMそれぞれのMBIテープルプロックを更新するため に、ライト対象フラッシュEEPROMにおけるMBI テープルプロックにRAM13上の更新されたMBIテ ープルプロックの内容を書き込むためのライトアクセス と、被スワッピング対象フラッシュEEPROMにおけ るMBIテーブルプロックにRAM13上の更新された MBIテープルプロックの内容を書き込むためのライト アクセスとを行う。これら4回のライトアクセスは、そ れぞれステップA81で説明した場合と同様の形態で実

【0227】このように、スワッピング操作はチップ 内、又はチップ間で実行され、チップ間スワッピングの 場合はチップ内スワッピングの場合よりも、リードアク セス操作およびライトアクセス操作がそれぞれ1回ずつ 多く必要となる。

【0228】しかしながら、この実施例では、スワッピ ングを行うか否かを決定するためのしきい値 $(\alpha + \beta)$ は、チップ内のスワッピング操作を行う場合のしきい値 (α) よりも大きな値に設定されているので、チップ内 スワッピングに比べチップ間スワッピングの発生頻度を 10 抑制する事ができる。よって、チップ間スワッピング操 作の多発による性能低下を防止する事ができる。

【0229】ステップA85、およひA87で共に置き 換え回数の差が所定のしきい値よりも小さい場合には、 ファームウェアは、ステップA83で更新されたUWC データを含むMB I テーブルプロックをライト対象のフ ラッシュEEPROMに書き込むためのライトアクセス を行い(ステップA89)、次いで、ライトブロックに 対するライトアクセス処理を実行する。これらライトア クセスは、それぞれステップA81で説明した場合と同 20 様の形態で実行される。

【0230】以上のように、LWCデータの桁上がりが 発生しない場合にはスワッピング処理の検討がなされず に直ぐにライトアクセスが行われるので、桁上がりが発 生した場合よりもデータ書込みに要する全体の時間を短 がする事ができる。

【0231】LWCデータの値はライトアクセスの度に その初期値から+1ずつカウントアップされ、そして1 K回に達した時に桁上がりが発生する。このため、ディ スク製造時や出荷時においてフラッシュEEPROM1 1-1~11-16に含まれる全てのプロックに書き込 むLWCデータの初期値としては、同一の値ではなく、 それぞれ異なる離散的な値を利用することが好ましい。 この場合、連続プロックに対するライトアクセスが継続 的に発生したとしても桁上がりが発生する時期がプロッ ク毎にずれるので、桁上りに起因するスワッピングの検 **耐処理およびスワッピング処理が集中して発生するとい** う事態を防止する事ができる。

【0232】なお、ここでは、1つのライトプロックに 対する書き込みについて説明したが、ライトデータの格 40 納位置が連続する複数のライトプロックに亘る場合に は、それら複数のプロックに対するライトアクセス処理 は並行して実行される。この並行処理は、ライトチャネ ルと称するこの発明の特徴とするライトアクセス制御処 理を利用することによって実現される。

【0233】以下、図23を参照して、ライトチャネル を利用したライトアクセス制御処理の原理を説明する。

【0234】ホストシステムから要求されたライトデー タの書き込み先が複数のライトプロックに亘る場合に

~A78の処理が実行されて、複数個のプロックデータ (ヘッダテーブル) が順次生成される。前述したように フラッシュEEPROM11-1~11-16には、8 セクタ毎にアクセス対象のチップが切り替えられるよう にセクタ番号がそれらチップを横断して割り当てられて いるので、複数のブロックデータの書き込み先はそれぞ れ異なるチップとなる。

38

【0235】生成されたプロックデータは、3つのライ トチャネル(A, B, C)に順次割り当てられる。ライ トチャネルA, B, Cの各々は、プロックデータとフラ ッシュEEPROMとを対応付けるための論理的な書込 み制御経路であり、これらライトチャネルA. B. Cは 図示のようなライトチャネル管理テーブルTa. Tb. Tcによってそれぞれ実現されている。

【0236】ライトチャネル管理テーブルTa,Tb, Tcにおいては、それぞれ対応するライトチャネルの使 用の有無を示す情報と、ライトアクセス対象のフラッシ ュEEPROMを示すチップ番号アドレスと、書き込む べきプロックデータに対応するヘッダテーブル番号が登 録される。

【0237】ここでは、ブロックデータ1~6が順次生 成され、それらプロックデータ1~6の書込み先がフラ ッシュEEPROM11-1~11-6である場合を想 定する。

【0238】作成されたプロックデータ1~6は、その 作成された順にその時未使用のライトチャネルに登録さ れる。ライトチャネルA、B、Cがそれぞれ未使用であ った場合には、プロックデータ1がライトチャネルAに 登録され、プロックデータ2がライトチャネルBに登録 され、そしてプロックデータ3がライトチャネルCに登

【0239】この場合、ライトチャネルAに対応するラ イトチャネル管理テーブルTaにおいては、使用中を示 す情報がセットされる共に、フラッシュEEPROM1 1-1を示すチップ番号アドレスと、プロックデータ1 に対応するヘッダテーブル1を示すヘッダテーブル番号 が格納される。同様にして、ライトチャネルBに対応す るライトチャネル管理テーブルTbにおいては、使用中 を示す情報がセットされる共に、フラッシュEEPRO M11-2を示すチップ番号アドレスと、プロックデー タ2に対応するヘッダテーブル2を示すヘッダテーブル 番号が格納され、ライトチャネルCに対応するライトチ ャネル管理テープルTcにおいては、使用中を示す情報 がセットされる共に、フラッシュEEPROM11-3 を示すチップ番号アドレスと、プロックデータ3に対応 するヘッダテーブル3を示すヘッダテーブル番号が格納 される。

【0240】このようにしてライトチャネルテープルT a, Tb, Tcを作成すると、ファームウェアは、これ は、それらライトプロック毎に図22のステップA75 50 らテーブルTa, Tb, Tcの内容にしたがって次のよ

うなライトアクセス制御を実行する。

【0241】すなわち、ファームウェアは、まず、ライ トチャネルAを介したライトアクセス処理を行う。この ライトアクセス処理においては、まず、テーブルTaの チップ番号アドレスによって指定されるフラッシュEE PROM11-1がレディー状態であるか否かが、NA NDチップレディー/ビジーステータスレジスタ215 -1を参照する事によって調べられる。

【0242】レディー状態であれば、テープルTaによ って指定されたヘッダテーブル1が参照され、そのヘッ 10 ダテーブル1の内容に従ってデータバッファ131から フラッシュEEPROM11-1への1ページ分のデー 夕転送、およびフラッシュEEPROM11-1に対す るライトコマンドの発行が行われる。これにより、フラ ッシュEEPROM11-1はレディー状態からビジー 状態に切り替わり、ページライト動作を実行する。

【0243】フラッシュEEPROM11-1がレディ 一状態からピジー状態に切り替わると、ファームウェア は、ライトチャネルBを介したライトアクセス処理に移 行する。

【0244】このライトアクセス処理においては、ま ず、そのテープルTbのチップ番号アドレスによって指 定されるフラッシュEEPROM11-2がレディー状 態か否かが、NANDチップレディー/ビジーステータ スレジスタ215-2を参照する事によって調べられ る。レディー状態であれば、テーブルTbによって指定 されたヘッダテーブル2が参照され、そのヘッダテーブ ル2の内容に従ってデータパッファ131からフラッシ ュEEPROM11-2への1ページ分のデータ転送、 およびフラッシュEEPROM11-2に対するライト 30 コマンドの発行が行われる。これにより、フラッシュE EPROM11-2はレディー状態からビジー状態に切 り替わり、ページライト動作を実行する。

【0245】フラッシュEEPROM11-2がレディ 一状態からビジー状態に切り替わると、ファームウェア は、今度は、ライトチャネルCを介したライトアクセス 処理に移行する。このライトアクセス処理では、まず、 そのテープルTcのチップ番号アドレスによって指定さ れるフラッシュEEPROM11-3がレディー状態か 否かが、NANDチップレディー/ビジーステータスレ 40 ジスタ215-3を参照する事によって調べられる。

【0246】レディー状態であれば、テーブルTcによ って指定されたヘッダテーブル3が参照され、そのヘッ ダテーブル3の内容に従ってデータバッファ131から フラッシュEEPROM11-3への1ページ分のデー 夕転送、およびフラッシュEEPROM11-3に対す るライトコマンドの発行が行われる。これにより、フラ ッシュEEPROM11-3はレディー状態からビジー 状態に切り替わり、ページライト動作を実行する。

【0247】フラッシュEEPROM11-3がレディ 50 ト動作を実行する。

40

一状態からビジー状態に切り替わると、ファームウェア は、再びライトチャネルAの制御に戻り、そのライトチ ャネルAを介したライトアクセス処理を行う。このライ トアクセス処理においても、そのテーブルTaのチップ 番号アドレスによって指定されるフラッシュEEPRO M11-1がレディー状態か否か、つまりページライト 動作が終了しているか否かがが調べられる。もしページ ライト動作が終了していれば、テーブルTaによって指 定されたヘッダテーブル1が参照され、そのヘッダテー プル1の内容に従ってデータパッファ131からフラッ シュEEPROM11-1への次の1ページ分のデータ 転送、およびフラッシュEEPROM11-1に対する ライトコマンドの発行が行われる。

【0248】一方、フラッシュEEPROM11-1が

ページライト実行中でビジー状態であれば、ファームウ ェアは、ライトチャネルAからライトチャネルBの制御 に移行し、ライトチャネルBを介したライトアクセス処 理を開始する。このライトアクセス処理においては、テ ープルTbのチップ番号アドレスによって指定されるフ ラッシュEEPROM11-2がレディー状態か否か、 つまりページライト動作が終了しているか否かがが調べ られる。もしページライト動作が終了していれば、テー ブルT b によって指定されたヘッダテーブル 2 が参照さ れ、そのヘッダテーブル2の内容に従ってデータバッフ ァ131からフラッシュEEPROM11-2への次の 1ページ分のデータ転送、およびフラッシュEEPRO M11-2に対するライトコマンドの発行が行われる。

【0249】一方、フラッシュEEPROM11-2が ページライト実行中でビジー状態であれば、ファームウ ェアは、ライトチャネルBからライトチャネルCの制御 に移行し、ライトチャネルCを介したライトアクセス処 理を開始する。このライトアクセス処理においては、テ ープルTcのチップ番号アドレスによって指定されるフ ラッシュEEPROM11-3がレディー状態か否か、 つまりページライト動作が終了しているか否かがが調べ られる。もしページライト動作が終了していれば、テー プルTcによって指定されたヘッダテーブル3が参照さ れ、そのヘッダテーブル3の内容に従ってデータバッフ ァ131からフラッシュEEPROM11-2への次の 1ページ分のデータ転送、およびフラッシュEEPRO M11-3に対するライトコマンドの発行が行われる。

【0250】もし、フラッシュEEPROM11-3が [〉] ページライト実行中でビジー状態であれば、ファームウ ェアは、ライトチャネルCから再びライトチャネルAの 制御に移行し、ライトチャネルAを介したライトアクセ ス処理を開始する。

【0251】このように、ファームウェアは、ライトチ ャネルテープルTa, Tb, Tcを順番にサーチし、ペ ージライトが終了したチップから順に、次のページライ

【0252】したがって、フラッシュEEPROMの性 能そのものの差やページライトペリファイによって再試 行されるページライト動作の回数の差などによって、ラ イトアクセス対象のチップ間でページライトに要する時 間に違いが生じる場合においても、各チップの書込み性 能を最大限引き出す事ができ、ライトアクセスを高速実 行する事ができる。

【0253】そして、あるブロックデータの全ページの ライクアクセスが終了すると、そのプロックデータが登 録されていたライトチャネルが空きとなり、次のライト 10 ブロック (ここでは、ブロックデータ4) がその空きチ ャネルに登録される。

【0254】たとえば、チャネルCを介したプロックデ ータ3の書込みが一番先に終了すると、そのチャネルC にプロックデータ4が登録される。この場合、ライトチ ャネルテープルTcのチップ番号アドレスは、フラッシ ュEEPROM11-3を示すアドレスからフラッシュ EEPROM11-4を示すアドレスに変更され、また ヘッダテーブル番号も3から4に変更される。そして、 - 4に対するライトアクセス処理が、ライトチャネル A, Bを介したフラッシュEEPROM11-1, 11 - 2に対するライトアクセス処理と並行して行われる。

【0255】なお、ライトチャネルA, B, Cには、ユ ーザデータを含むブロックだけでなく、MBIブロック も同様にして登録される。このため、スワッピング検討 処理やスワッピング処理によってMBIテープルプロッ クなどの書込みを行う必要が生じた場合でも、その書込 みをユーザデータの書込みと並行して高速に行うことが 可能となる。

【0256】また、ここでは、3つのライトチャネルを 利用する場合を説明したが、ライトチャネルの数は、同 時動作可能な最大チップ数によって決定される。同時動 作可能な最大チップ数は半導体ディスク装置10の最大 消費電力の値を制限するためにコンヒィグ情報によって 予め規定されている。もちろん、ホストシステムからの 要求に応じてコンヒィグ情報を書換え、同時動作可能な 最大チップ数を動的に変更する事も可能である。

【0257】以上説明したように、この実施例において は、フラッシュEEPROM11-1~11-16それ 40 ぞれからの16本のレディー/ビジー信号が独立して受 信される事により、フラッシュEEPROM毎に動作状 態を管理することができる。このため、全てのフラッシ ュEEPROM11-1~11-16の動作完了を待つ ことなく、ライトアクセス対象のフラッシュEEPRO Mがレディー状態になりさえすれば、そのライトアクセ ス対象のフラッシュEEPROMに対するライトアクセ スを開始する事ができる。また、この半導体ディスク装 置10で使用されているフラッシュEEPROMは、ラ イト動作を自動実行可能なコマンド制御タイプのもので 50 ての一例を示す図。 42

ある。このため、フォームウェアは、フラッシュEEP ROMにライトコマンドを発行しさえすれば、その後は そのライト制御動作から解放される。したがって、ある フラッシュEEPROMのデータ書き込み動作期間中に 別のフラッシュEEPROMに対するライトアクセスを 行うことが可能になり、複数のフラッシュEEPROM を並行して動作させる事ができる。よって、データ書込 み速度の向上を図る事ができる。

【0258】また、フラッシュEEPROM11-1~ 11-16に対しては連続するセクタ番号が横断して割 り当てられているので、ホストシステムから連続セクタ に跨がるライトデータの書込みが要求された場合には、 そのライトデータの書込みを複数のフラッシュEEPR OMに分散させて実行させることが可能となり、書込み 動作をより効率的に行う事が可能になる。

【0259】さらに、ライトチャネルA、B、Cを利用 することによってページライト動作が終了したチップか ら順に次のページライト動作が開始させる事ができるよ うになり、チップ間でページライトに要する時間に違い ライトチャネルCを介したフラッシュEEPROM11 20 が生じる場合においても、内蔵チップの書込み性能を最 大限引き出す事が可能となる。

[0260]

【発明の効果】以上説明したように、この発明によれ ば、フラッシュEEPROM毎に独立してその動作状態 (レディー/ビジー)を検出できるようになり、複数の フラッシュEEPROMに書込み動作を同時実行させる ことができる。

【図面の簡単な説明】

【図1】この発明の一実施例に係る半導体ディスク装置 30 の構成を示すプロック図。

【図2】図1の半導体ディスク装置において使用される NAND型フラッシュEEPROMの構造を示す図。

【図3】図1の半導体ディスク装置に設けられている I / Oレジスタ群を示す図。

【図4】図1の半導体ディスク装置におけるメモリマッ プの一例を示す図。

【図5】図1の半導体ディスク装置に設けられたフラッ シュEEPROM内の複数プロックそれぞれの利用形態 を示す図。

【図6】図5に示したプロックの中でユーザデータの格 納に使用されるメモリブロックのデータ格納形式を示す 図。

【図7】図5に示したプロックの中でメモリプロック管 理情報の格納に使用されるMBIテーブルブロックのデ ータ格納形式を示す図。

【図8】図7のMBIテーブルブロックに格納されるア ドレス変換およびUWCテーブルの内容を示す図。

【図9】図1の半導体ディスク装置に設けられた複数の フラッシュEEPROMに対するホストアドレス割り当

【図10】図8のアドレス変換テーブルに保持されるア ドレス変換情報の一例を示す図。

【図11】図7のMBIテープルプロックに格納される スワップオーダーテーブルの内容を示す図。

【図12】図5に示したプロックの中で図1の半導体デ ィスク装置のコンヒィグ情報の格納に使用されるコンヒ ィグブロックのデータ格納形式を示す図。

【図13】図1の半導体ディスク装置のRAM上に設け られるアドレス変換テーブルの構成を示す図。

【図14】図13のアドレス変換テーブルを利用したホ 10 ストアドレスからメモリアドレスへの変換処理の原理を 説明するための図。

【図15】図1の半導体ディスク装置に設けられたEC C演算回路の動作を説明するための図。

【図16】図1の半導体ディスク装置においてフラッシ ュEEPROMにデータを書き込む場合のファームウェ アの処理とハードウェアの動作を説明するフローチャー

【図17】図1の半導体ディスク装置に設けられたフラ イミングチャート。

【図18】図1の半導体ディスク装置においてフラッシ ュEEPROMからデータを読み出す場合のファームウ ェアの処理とハードウェアの動作を説明するフローチャ ート。

【図19】図1の半導体ディスク装置に設けられたフラ

ッシュEEPROMのシーケンシャルリードサイクルを . 説明するタイミングチャート。

【図20】図1の半導体ディスク装置においてフラッシ ュEEPROMに格納されたデータを消去する場合のフ ァームウェアの処理とハードウェアの動作を説明するフ ローチャート。

【図21】図1の半導体ディスク装置に設けられたフラ ッシュEEPROMのブロックイレーズサイクルを説明 するタイミングチャート。


【図22】図1の半導体ディスク装置においてホストシ ステムからのライト要求を受信してからフラッシュEE PROMをライトアクセスするまでに実行されるファー ムウェアの処理を説明するフローチャート。

【図23】図1の半導体ディスク装置において複数のフ ラッシュEEPROMを同時にライトアクセスするため に実行されるライトチャネルを利用したライトアクセス 制御処理の動作原理を説明するための図。

【符号の説明】

10…半導体ディスク装置、11-1~11-16···N ッシュEEPROMのプログラムサイクルを説明するタ 20 AND型フラッシュEEPROM、12…コントロー ラ、13…RAM、14…マイクロプロセッサ、16… ROM、17…外部パスインタフェース、19…NAN Dパスインタフェース、21…ECC演算回路、131 …データバッファ、132…アドレス変換テーブル、1 33…ヘッダテーブル、134…書換回数管理テーブ ル、Ta, Tb, Tc…ライトチャネルテーブル。


> [図1] [図4]



256+871


フラッシュEEPROM

【図2】




【図5】 Block No. 1 2 メモリブロック メモリブロック メモリブロック 503 503 503 504 MBiテーブルブロック 504 MBIテーブルブロック 504 MBIテーブルブロック 505 506 507 508 509 505 506 507 505 506 507 代替ブロック 代替ブロック 代替ブロック 510 コンフィグ用代替ブロック 511 コンフィグブロック 511 11-2 NAND EEPROM#1 11-1 11-16 NAND EEPROM#15 NAND EEPROM#0 (a) (b)


【図6】




[図7]

【図8】






【図9】




【図10】

【図11】




[図12]

[図13]




[図14]




【図15】

【図16】




【図17】




【図18】

【図20】




【図19】






【図21】




【図22】

သော 🐧 . ပု



[図23]



フロントページの続き

(51) Int. Cl. 6 G 1 1 C 16/06 識別記号 庁内整理番号

FΙ

技術表示箇所

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
☐ BLACK BORDERS				
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES				
FADED TEXT OR DRAWING				
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING				
☐ SKEWED/SLANTED IMAGES				
COLOR OR BLACK AND WHITE PHOTOGRAPHS				
☐ GRAY SCALE DOCUMENTS				
LINES OR MARKS ON ORIGINAL DOCUMENT				
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				
Потнер.				

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.